1. De Microarchitectuur van een Samenwerkende Processor voor een Cell Processor 1 Kevin De Leeneer & Wouter De Graef
2. Introductie Hedendaags software gebruiken veel threads en pipelines Hardware die de threads gebruiken om sneller te kunnen werken door parallel instructies Probleem Memory latency zorgt voor vertragingen 2 Kevin De Leeneer & Wouter De Graef
3. Oude Oplossing tegen memory latency Grote cache en re-order buffer Probleem: Hardware wordt te groot om software van tegenwoordig te draaien Kleiner maken veroorzaakt stroom lekken Kevin De Leeneer & Wouter De Graef 3
4. De Cell Processor De Cell Processor is een heterogeen gezamelijke geheugen multiprocessor Bestaat uit Kracht Verwerkings element (PPE) 8 Samenwerkend Verwerkings element(SPE) Kevin De Leeneer & Wouter De Graef 4
5. Samenwerkende verwerkings element Bestaat uit: Direct memory access(DMA) samewerkend verwerkings eenheid (SPU) Kevin De Leeneer & Wouter De Graef 5
6. INTERN TRANSPORT INSTRUCTION LINE BUFFER LOCALSTORE BRANCH PREDICTION 4B INLINE PREFETCH INLINE PREFETCH INSTR 64B 64B Kevin De Leeneer & Wouter De Graef 6
7. VERWERKING ISSUE CONTROL UNIT FILE REGISTER BRANCH PREDICTION INLINE PREFETCH INLINE PREFETCH INSTR INSTR Kevin De Leeneer & Wouter De Graef 7
11. CONCLUSIE Laag stroomverbruik Kleine oppervlakte Schaalbaar – zowel in aantal als snelheid Direct Memory Access Kevin De Leeneer & Wouter De Graef 11