1. Année universitaire 2013-2014
Ministère de l'enseignent supérieur et de la recherche scientifique
TP 04
Les Circuits Séquentiels
Département électronique
Module : électronique Numérique
2éme Année LIC/ELN
Réalisés par :
 Bilal Goura
 Chettih Daoud

2. Les circuits séquentiels 1 |
Introduction
La logique combinatoire présente des sorties qui, à un instant donné, ne
dépendent que des valeurs présentes sur les entrées. La logique séquentielle prend
en considération les conditions antérieures à l'instant donné, ce qui permet de
réaliser des dispositifs à mémoire.
Les bascules sont les opérateurs élémentaires de mémorisation. Leur état présent,
déterminé par l'état des sorties, est fonction des entrées et de l'état précédent des
sorties. Nous présentons les différentes bascules réalisées à partir de portes
logiques. Ces bascules, qui opèrent uniquement selon des principes logiques, sont
appelées statiques.
Objective de TP
 Apprendre les circuits logiques séquentiels (asynchrone et synchrone) et les bascules
RS JK D
 Apprendre les compteurs complète et incomplète
Et pour ce TP on utilise :
Logique simulateur Crocodile Physic
 Symboles du logiciel :
Port Symboles
Entrées logique
Sorties logique
L’horloge (Clk)
AND
XOR
NOT
Bascule JK
Bascule RS

3. Les circuits séquentiels 2 |
Manipulations
1. Bascule RS :
 Réalisation de montage :
Figure 1 : Bascule RS
 Table de vérité :
Nous obtenions a partir table de vérité Les fonctions : Q′
= R ⊕ Q 𝑄 = 𝑆 ⊕ 𝑄
 Remarque :
Nous remarquons que dans le cas {
R = 0
S = 0
correspond à la mémorisation de l’information
La sortie ne change pas d’état par rapport au précédent : Qn = Qn-1
 L’entée S permet de fixer la sortie Q à ‘1’
 L’entée S permet de fixer la sortie Q à ‘0’
 L’application de S=1 et R=1 es un cas indéterminé, qu’il est interdit d’utiliser dans
les applications
Entrées Sorties
R S Q Q’
0 0 𝑄 𝑛−1 𝑄 𝑛−1
0 1 1 0
1 0 0 1
1 1 X X

4. Les circuits séquentiels 3 |
2. La bascule JK :
 Réalisaion de Montage de bascul JK:
Figure_2 : Bascule JK
 Table de vérité :
 Interprétons les résultats :
Supposons la condition Qn-1 = 0 alors on va obstinons Chronogramme ci-dessous :
Figure_3 : Chronogramme de JK
Entrées Sorties
H(Clk) J K Q 𝑄
↓ 0 0 Qn-1 𝑄 𝑛−1
↓ 0 1 0 1
↓ 1 0 1 0
↓ 1 1 𝑄 𝑛−1
Qn-1

5. Les circuits séquentiels 4 |
 Bascule JK avec des Ports NAND :
Figure_4 : Bascule JK avec Ports NAND
3. Les comptuers :
Un compteur asynchrone est constitué de n bascules J-K fonctionnant en mode T. Le signal
d'horloge n'est reçu que par le premier étage (bascule LSB : Least Significant Bit). Pour
chacune des autres bascules le signal d'horloge est fourni par une sortie de la bascule de
rang immédiatement inférieur.
 Compteur asynchrone modulo 8 :
Pour réaliser un compteur modulo 8 , { 23
} , alors nous on obtinons 3 bascules
On peut utilison bascule JK qu’on relie de la manière suivante :
H(Clk)
n k2 k1 k0
0 0 0 0
1 0 0 1
2 0 1 0
3 0 1 1
4 1 0 0
5 1 0 1
6 1 1 0
7 1 1 1
8 0 0 0

6. Les circuits séquentiels 5 |
A partir de ce tableaux nous pouvons drésser la chronogramme
Figure_5
Nous remarquons que les sorties Q0, Q1 et Q2 fournissent des signaux périodiques dont les
fréquences sont respectivement 2, 4 et 8 fois plus faibles. La division de fréquence constitue
une des applications des compteurs.
Nous remarquons aussi que peut réaliser compteur et décompteur on même logigramme avec
la sortie 𝑄 par ce que il est l’inverse de Q.
 logigramme :
Figure_6 : Compteur et décompteur module 8

7. Les circuits séquentiels 6 |
4. Compteur asynchrone module 5 :
On a besoin de 3 bascules pour réaliser ce compteur modulo 5 car 22
= 4 < 5
 Table de vérité :
H(Clk) n QC QB QA
↓ 0 0 0 0
↓ 1 0 0 1
↓ 2 0 1 0
↓ 3 0 1 1
↓ 4 1 0 0
↓ 5 1 0 1
↓ 0 0 0 0
Condition d’arrête est 5 = 101 alors l’équation est : QC. QA
 Logigramme :
Figure_7 : logigramme de compteur asynchrone module 5
On peut aussi dresser le chronogramme :
Figure_8

8. Les circuits séquentiels 7 |
Travail théorique :
1. Bascule D à partir bascule JK :
Figure_1 : Bascule D à l’aide JK
2. Compteur asynchrone module 12 :
23
< 12 < 24
donc on peut réaliser avec 4 bascules JK
 Table de vérité :
N Q3 Q2 Q1 Q0
0 0 0 0 0
1 0 0 0 1
2 0 0 1 0
3 0 0 1 1
4 0 1 0 0
5 0 1 0 1
6 0 1 1 0
7 0 1 1 1
8 1 0 0 0
9 1 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
0 0 0 0 0
pour il est compteur incomplète asynchrone module 12 on peut réalisez la condition d'arrêté
est {12} c'est à dire : 12 = 11002. Pour cela nous pouvons écrire l'expression logique de
condition d'arrête : R = Q2. Q3

9. Les circuits séquentiels 8 |
 Logigramme de circuit
Figure_2 : logigramme de compteur de module 12