Diseño de un ConvertidorAnalógico Digital y Digital Analógico     GRUPO # 2
D/A Se utilizó el métodorampa de rampa continua
El circuito conformado por 2  transistores PNP SS8550 y un                NE555generan una señal diente de sierra         ...
Rampa
Pulso de sincronismo         R8         220k                U3                         U3(OP)RAMPA                      PU...
Se detecta el inicio de la rampacada vez que el voltaje de la rampa sea inferior a 0,1 voltios se generaun pulso para sinc...
Pulso de Sincronismo y Rampa
Comparador de entrada                     R6                     100kVoltaje de Entrada          U4                       ...
Siempre que el voltaje de entrada seamenor que el voltaje de la rampa lasalida del operacional será de unológico permitien...
Salida del comparador y Rampa
reloj                                         R5                                         100k        Voltaje de Entrada   ...
La frecuencia de oscilación esf= 1/(RC) y 16 veces la frecuenciade la rampa para tener 16 pulsosde reloj porque se quiere ...
Reloj y RampaSe puede ver el reinicio del reloj al principiode la rampa luego de salir del reset
Contador                U14                                                     comparador                AND             ...
EL pulso de sincronismo reinicia a cero el contadorcon cada pulso de reloj se incrementa en uno lacuenta del HEF4520BP. El...
Rampa y reloj detenido en el 7mo       flanco de subida
Convertidor Digital Analógico    Corrientes Ponderadas           U1:A       1               3            CLK   Q0       2 ...
La señal digital se genera con un contador binario.Cada vez que se pulsa el botón se produce un flancode subida que hace a...
V 0=                      −V ref                       2          B 3 B 2 .                                             ...
Próxima SlideShare
Cargando en…5
×

Convertidor AD DA

923 visualizaciones

Publicado el

1 punto

Publicado en: Educación
0 comentarios
0 recomendaciones
Estadísticas
Notas
  • Sé el primero en comentar

  • Sé el primero en recomendar esto

Sin descargas
Visualizaciones
Visualizaciones totales
923
En SlideShare
0
De insertados
0
Número de insertados
4
Acciones
Compartido
0
Descargas
18
Comentarios
0
Recomendaciones
0
Insertados 0
No insertados

No hay notas en la diapositiva.

Convertidor AD DA

  1. 1. Diseño de un ConvertidorAnalógico Digital y Digital Analógico GRUPO # 2
  2. 2. D/A Se utilizó el métodorampa de rampa continua
  3. 3. El circuito conformado por 2 transistores PNP SS8550 y un NE555generan una señal diente de sierra de frecuencia f=0,7/RCEl op-amp seguidor de voltaje con el divisor de voltaje, es para ajustar el off set de la señal demodo que quede sobre el eje y sin distorsión de la rampa.
  4. 4. Rampa
  5. 5. Pulso de sincronismo R8 220k U3 U3(OP)RAMPA PUNTA DE PRUEBA OP1P R7 2k
  6. 6. Se detecta el inicio de la rampacada vez que el voltaje de la rampa sea inferior a 0,1 voltios se generaun pulso para sincronizar el reloj y reiniciar el contador Por divisor de tensión: V = 12v (2/224) = 0,1v
  7. 7. Pulso de Sincronismo y Rampa
  8. 8. Comparador de entrada R6 100kVoltaje de Entrada U4 U6 Al Contador RAMPA RV1 OP1P AND Reloj 1k
  9. 9. Siempre que el voltaje de entrada seamenor que el voltaje de la rampa lasalida del operacional será de unológico permitiendo al reloj reflejarseen la salida de la compuerta ANDcuando la rampa supere la entrada lasalida será cero y se detiene elcontador, en un valor que esproporcional al voltaje de entrada.
  10. 10. Salida del comparador y Rampa
  11. 11. reloj R5 100k Voltaje de Entrada U9 U7 U8 Al Contador RAMPA RV2 OP1P AND Reloj U5 8 1k R2 4 3 VCC R Q 2k 7 DC 5Pulso sincronismo CV C3 GND 2 6 0.33uF TR TH 1 NE555
  12. 12. La frecuencia de oscilación esf= 1/(RC) y 16 veces la frecuenciade la rampa para tener 16 pulsosde reloj porque se quiere unaresolución de 4 bits 2^4 = 16
  13. 13. Reloj y RampaSe puede ver el reinicio del reloj al principiode la rampa luego de salir del reset
  14. 14. Contador U14 comparador AND Reloj 1 3 4 2 7 13 CLK Q0 D0 Q0 A QA 2 4 7 3 1 12 E Q1 D1 Q0 B QB 5 13 10 2 11 Q2 D2 Q1 C QC 7 6 14 9 6 10Pulso de MR Q3 D3 Q1 Q2 11 4 D BI/RBO QD QE 9 Sincronismo4520 5 6 CLK POL Q2 Q3 12 1 5 3 RBI LT QF QG 15 14 15 Q3 7447 4042
  15. 15. EL pulso de sincronismo reinicia a cero el contadorcon cada pulso de reloj se incrementa en uno lacuenta del HEF4520BP. El Latch 4042 oculta lasecuencia de conteo al circuito 7447, una vez que elconvertidor converge, la señal del comparadordetiene el reloj a la entrada del contador, le da laorden al latch para pasar el ultimo valor delcontador al 7447 y este muestra valor hexadecimalel el dispay 7 segmento, durante el conteo el displayse encuentra apagado,
  16. 16. Rampa y reloj detenido en el 7mo flanco de subida
  17. 17. Convertidor Digital Analógico Corrientes Ponderadas U1:A 1 3 CLK Q0 2 7 E Q1 Q2 4 5 6 V_REF MR Q3 Vref 4520R110k R7 R6 R5 R4 10k 20k 40k 80k R8 5k
  18. 18. La señal digital se genera con un contador binario.Cada vez que se pulsa el botón se produce un flancode subida que hace avanzar el contador. La salidadigital, abre o cierra el switch analógico sumandocorrientes a través del arreglo de resistencias en laentrada del Op-Amp. La salida del operacional seráun valor analógico proporcional a la suma se lascorrientes de entrada.
  19. 19. V 0= −V ref 2  B 3 B 2 . 1 2  B1 . 1 4 B0 . 1 8  V 0= −−12  2 1 1 1   2 4 1 8 =11.25 El menor incremento seria cuando B0=1 y los demas bits en 0 0001 V 0= −−12 2 000  1 8 =0.7 5 V 

×