Es un proyecto sencillo en el cuál hacemos uso del lenguaje binario para realizar funciones especificas por medio de uno o mas selectores.

1. Instituto Tecnológico Superior de Poza Rica
Carrera: Electromecánica
Materia: Electrónica Digital
Docente: MC. Johana María García Ortega
Integrantes:
 García Guzmán Alfredo
 García Martínez Álvaro Alejandro
 Hernández Hinojosa Zenón
 Mercado De La Cruz Tomás
 Ruiz López David
 Vázquez Medrano Ana Itzamary
Evidencia: Proyecto Final (ALU, unidad aritmética lógica)
Observaciones:

2. 2
Índice.
Introducción……………………………………………………………………………… 3
Sumador completo………………………………………………………………………. 4
Restador completo……………………………………………………………………….. 6
Comparador de 2 bits……………………………………………………………………. 8
Reloj Multivibrador 555………………………………………………………………… 10
Multiplexor de 4 a 1…………………………………………………………………….. 11
Proyecto: Unidad Aritmética Lógica (ALU)………………………………………… 12

3. 3
Introducción
Este proyecto fue realizado para poner en práctica lo aprendido durante el curso, ya que antes de empezarlo se tenía un conocimiento casi nulo sobre los temas vistos, como el funcionamiento de una compuerta lógica, ya sea positiva o negativa. A su vez temas nuevos, como la utilización de un mapa de Karnaugh.
Así mismo el proyecto es orientado a la implementación de las compuertas lógicas, su comportamiento, etc. Puesto que existen circuitos integrados ya existentes que hacen la función de una manera más fácil y sencilla, pero a su vez desconocemos su funcionamiento interno, ese es el ¿por qué? de la realización de este proyecto, ver, analizar y comprender como funcionan internamente dichos circuitos, como son los multiplexores, sumadores, restadores, etc. A su vez se hizo un análisis de como el lenguaje binario es implementado en las compuertas lógicas para un mejor entendimiento.

4. 4
Sumador completo
Un sumador completo es un circuito combinacional que formar la suma aritmética de tres bits de entrada. Consta de tres entradas y dos salidas. Dos de las variables de entrada, que se indican por X y Y se presentan los dos bits significativos que van a añadirse. La tercera entrada, Co, representa la cuenta que se lleva de la posición previa significativa más baja.
Son necesarias dos salidas debido a que la suma aritmética de tres dígitos binarios varia en valor desde 0 a 3 y el 2 o 3 binarios requieren dos dígitos. Las dos salidas se denotan por los símbolos S para suma y C para la cuenta que se lleva. La variable binaria S da el valor del bit menos significativo de la suma. La variable binaria C da la cuenta que se lleva de salida. La tabla de verdad del sumador completo es como sigue:
Los mapas de Karnaugh quedan de la siguiente manera:

5. 5
El circuito lógico implementado con compuertas es el siguiente:
El circuito armado en un protoboard

6. 6
Restador completo Un restador completo es un circuito combinacional que lleva a cabo una sustracción entre dos bits, tomando en cuenta en un 1 se ha tomado por una etapa significativa más baja. Este circuito tiene tres entrada y dos salidas. Las tres entradas X, Y y Po, denotan al minuendo, sustraendo y a la toma previa, respectivamente. Las dos salidas, P y R, representan la diferencia y la salida tomada, respectivamente. La tabla de verdad para el circuito es como sigue:
Los mapas de Karnaugh quedan de la siguiente manera:

7. 7
El circuito lógico implementado con compuertas es el siguiente:
El circuito armado en un protoboard:

8. 8
Comparador de 2 bits
Un circuito comparador binario compara dos entradas binarias (A y B de n bits) para indicar la relación de igualdad o desigualdad entre ellas por medio de "tres banderas lógicas" que corresponden a las relaciones A igual B, A mayor que B y A menor que B. Cada una de estas banderas se activará solo cuando la relación a la que corresponde sea verdadera, es decir, su salida será 1 y las otras dos producirán una salida igual a cero.
Diagrama de bloques
La tabla de verdad para el circuito es como sigue:

9. 9
El circuito lógico implementado con compuertas es el siguiente:
El circuito armado en un protoboard:

10. 10
Reloj multivibrador
 Temporizador 555
El temporizador 555 es un dispositivo versátil y muy utilizado, porque puede ser configurado de dos modos distintos, bien como multivibrador monoestable o como multivibrador astable
 Terminales del Temporizador 555
GND (normalmente la 1): Polo negativo de la alimentación, generalmente tierra.
Disparo (normalmente la 2): Donde se establece el inicio del tiempo de retardo, si el 555 es configurado como monoestable.
Salida (normalmente la 3): Aquí se ve el resultado de la operación del temporizador esté en monostable, astable u otro.
Reset (normalmente la 4): Si esta patilla no se utiliza, hay que conectarla a Vcc para evitar que el 555 se resetee.
Control de voltaje (normalmente la 5).
Umbral (normalmente la 6): Es una entrada a un comparador interno que tiene el 555 y se utiliza para poner la salida a nivel bajo.
Descarga (normalmente la 7): Descargar el condensador externo utilizado por el temporizador para su funcionamiento.
Vcc ó V+ (normalmente la 8): Es la alimentación.

11. 11
 Multivibrador (Generador de pulsos de reloj) El temporizador 555 se puede conectar para que funcione de diferentes maneras, entre los más importantes están: como multivibrador astable y como multivibrador monoestable. Puede también configurarse para generar formas de onda tipo Rampa. Un multivibrador es un circuito generador de pulsos que produce una salida de onda rectangular, se clasifican en: astables, biestables o monoestables. El circuito lógico implementado es el siguiente:
El circuito armado en un protoboard:

12. 12
Multiplexor de 4 a 1 Un multiplexor es un circuito combinacional que selecciona una de n líneas de entrada y transmite su información binaria a la salida. La selección de la entrada es controlada por un conjunto de líneas de selección. La relación de líneas de entrada y líneas de selección está dada por la expresión 2n, donde n corresponde al número de líneas de selección y 2n al número de líneas de entrada.  Multiplexor de 4 entradas El multiplexor de 4 entradas es un multiplexor de 4 líneas a 1. La siguiente figure muestra el diagrama de bloques del multiplexor. Las entradas son I0, I1, I2 e I3 y la selección viene dada por las entradas S0 y S1. El valor de la salida Y depende de los valores lógicos presentes en las entradas de datos y la selección. La tabla de verdad para el circuito es como sigue: Entrada de Selección de datos Entrada Seleccionada S1 S0 Y 0 0 I0 0 1 I1 1 0 I2 1 1 I3 Tabla de verdad de un multiplexor de cuatro entradas.

13. 13
El circuito lógico implementado con compuertas es el siguiente:
El circuito armado en un protoboard:

14. 14
ALU (unidad aritmética lógica)
Definimos genéricamente a la unidad ALU (por sus siglas en inglés Arithmetic Logic Unit) como una de las unidades que forman parte de la Unidad Central de Procesos (es decir, del Procesador, Microprocesador o CPU - Central Processor Unit, por sus siglas en inglés) mediante la cual es posible realizar una gran cantidad de operaciones aritméticas básicas (Suma, Resta, División y Multiplicación) además de realizar algunas operaciones Lógicas (Yes, Or, Not, And - Es decir, si; y, o, no) entre dos números o dos conjuntos de números.
En informática, la Unidad Aritmética Lógica forma parte del circuito digital del procesador indefectiblemente, teniendo además presencia en otros Circuitos Electrónicos que necesiten realizar estas operaciones, teniendo por ejemplo la utilización de un Reloj Digital, donde estos cálculos lógicos se basan en dos funcionalidades básicas:
 Sumar de a 1 al tiempo actual (para los Segundos, Minutos y las Horas)
 Comprobación de la activación o no activación del sonido de la alarma
 Cambio de Hora y Minutos de acuerdo al sistema hexadecimal
En el caso de nuestro proyecto incluiremos los circuitos explicados anteriormente (sumador, restador, comparador, multivibrador y dos multiplexores), y los plasmaremos en un simulador y de modo físico en un protoboard para ver como realiza las diferentes operaciones. Entrada de Selección de datos Entrada Seleccionada S1 S0 Y 0 0 Sumador 0 1 Restador 1 0 Comparador 1 1 Generador de pulsos de reloj

15. El circuito lógico implementado con compuertas es el siguiente:
Sumador
Restador
Comparador de 2 bits
Generador de pulsos de reloj
Multiplexor de 4 a 1

16. Así es como se observa nuestra ALU armada en un protoboard:

17. 17
Bibliografía
 http://es.slideshare.net/JulianS08/sumador-completo-7855356
 http://www.electronica.com.es/content/26-restadores-binarios
 http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030801. htm
 http://www.electronicafacil.net/circuitos/Multivibrador-astable-con-555.html
 https://sites.google.com/site/tecnoiesvillena/circuito-555
 http://www.mastermagazine.info/termino/3824.php
 http://www.virtual.unal.edu.co/cursos/ingenieria/2000477/lecciones/030601. htm