Instituto Universitario Politécnico
“Santiago Mariño”
Extensión Porlamar
Asignatura: Electrónica Digital
Bachiller:
Frank ...
Un multiplexor o selector de datos es un circuito lógico
combinacional que acepta varias entradas de datos y
permite sólo ...
Multiplexore
Próxima SlideShare
Cargando en…5
×

Multiplexore

156 visualizaciones

Publicado el

multiplexore

Publicado en: Ingeniería
0 comentarios
0 recomendaciones
Estadísticas
Notas
  • Sé el primero en comentar

  • Sé el primero en recomendar esto

Sin descargas
Visualizaciones
Visualizaciones totales
156
En SlideShare
0
De insertados
0
Número de insertados
1
Acciones
Compartido
0
Descargas
3
Comentarios
0
Recomendaciones
0
Insertados 0
No insertados

No hay notas en la diapositiva.

Multiplexore

  1. 1. Instituto Universitario Politécnico “Santiago Mariño” Extensión Porlamar Asignatura: Electrónica Digital Bachiller: Frank Estaba C.I: 24.597.548 Ingeniera de SistemasJulia 17 del 2014 Diseño de un Multiplexor
  2. 2. Un multiplexor o selector de datos es un circuito lógico combinacional que acepta varias entradas de datos y permite sólo a una de ellas alcanzar la salida. El encauzamiento deseado de los datos de entrada hacia la salida es controlado por entradas de SELECCIÓN (que algunas veces se conocen como entradas de enrutamiento). La figura 5.1, muestra el diagrama funcional de un multiplexor general (MUX). En este diagrama las entradas y salidas se trazan como flechas grandes para indicar que pueden ser una o más líneas de señales. Existe una señal de entrada, EN, para permitir al multiplexor realizar su función. Cuando EN = 0, todas las salidas son 0. MULTIPLEXOR DE 4 ENTRADAS. Se puede aplicar la misma idea básica para formar el multiplexor de 4 entradas, que se muestra en la figura Anterior . Allí se tienen 4 entradas, que se transmiten en forma selectiva a la salida, con base en las 4 combinaciones posibles de las entradas de selección S1S0. Cada entrada de datos se accede con una combinación diferente de niveles de entrada de selección. I0 se captura con S1S0 negadas las dos, de manera que I0 pase a través de su compuerta Y hacia la salida Z sólo cuando S1=0 y S0=0. La tabla mostrada en la figura ,da las salidas de los otros 3 códigos de selección de entrada

×