SlideShare una empresa de Scribd logo
1 de 8
Descargar para leer sin conexión
Instituto Federal Sul- Rio-Grandense – Campus Pelotas
Curso de Eletrônica
Disciplina: Eletrônica Geral III
Professor: Igor Barros

Relatório de Projeto:
Memória RAM Dinâmica de 1 Byte

Alunos: Gustavo Fernandes, Alisson Gomes
Turma: TRO_5AM
Pelotas, 1º de Julho de 2011
Memória RAM Dinâmica
1. Objetivos:
O projeto desenvolvido este semestre consiste em uma memória RAM dinâmica
de 1byte (2x4) implementada a partir de componentes discretos.
O objetivo deste projeto é demonstrar o funcionamento de uma memória RAM e
obter um entendimento maior de como os transistores são aplicados na informática e em
sistemas digitais em geral.
2. Diagrama Lógico do Circuito:
Abaixo está representado o diagrama lógico do circuito da memória e do
circuito de controle:

Na próxima seção do trabalho será descrito detalhadamente o funcionamento e
arranjo de componentes que formam cada bloco.

3 . Análise e Funcionamento dos Blocos Lógicos:
.1. Blocos de Memória:
Os blocos de memória implementados são do tipo 1x1, ou seja, são capazes de
armazenar um bit em uma posição de endereço. Para construir uma memória como esta
foram necessários apenas dois componentes: um capacitor e um transistor.
O capacitor funciona como elemento de armazenamento na forma de carregado para
nível alto e descarregado para nível baixo. Para cada memória foi usado um capacitor
eletrolítico de 220uF / 16v.
O transistor funciona como um buffer tri state pois sua resistência interna pode
ser controlada . O uso de entradas e saídas tri state se faz necessário devido ao fato de
haver dois blocos de memória ligados ao mesmo barramento. O buffer tri state
corresponde ao CS (chip select) , ou seja, seleciona qual dos blocos de memória estará a
disposição do “processador” para leitura e escrita de dados. Este evita que haja conflitos
entre os barramentos com diferentes níveis lógicos de saída e a perda de dados de uma
memória ao ler ou escrever na outra. O transistor usado foi o JFET canal N MPF 102.
D0

MPF 102
MPF 102

220µF

CS

D0

R/W

Diagrama esquemático

Bloco lógico equivalente

O transistor cuja entrada é o pino R/W não é um componente da memória. Ele
faz parte do hardware de controle e define se a memória será utilizada para leitura ou
escrita de dados.
O uso de um JFET para a implementação do buffer tri state foi necessário devido
ao fato de não haver a possibilidade de construí-lo utilizando um MOSFET
intensificação comercial. Grande parte dos MOSFETs comerciais possuem um diodo
reversamente polarizado. Isto significa que o buffer controlaria a corrente apenas para
um lado, perdendo a sua característica de buffer.
3. 2. Decodificador:
O decodificador tem a função de selecionar qual o conjunto de 4 blocos de
memória ira atuar no circuito. Por as entradas de controle funcionarem com tensões
negativas, é necessário que decodificador funcione da mesma forma. Para implementar
o decodificador 1x2 foi necessário apenas 1 transistor e 2 resistores.
O transistor usado foi o BC 558, transistor de junção bipolar PNP, e os resistores
de base e coletor 1MΩ e 10kΩ respectivamente.
Segue abaixo o circuito e a tabela verdade para o decodificador 1x2:
A
Y0
Y1
0
0
-5v
-5v
-5v
0
-5V

10kΩ
A

Y0
Y1
1MΩ
BC558B

Para este circuito -5v é considerado nível lógico alto e 0 é considerado nível
lógico baixo.

2.3. Porta de Saída.
A porta de saída deste sistema é um conjunto de 4 led´s que indicam o bit de
saída na forma de ligado para nível alto e desligado para nível baixo. Por os led´s
necessitarem de uma corrente próxima a 20mA para apresentarem um brilho
considerável, e a corrente de saída dos capacitores ser extremamente limitada, foi
necessário conectá-los a uma ligação darlington de transistores como chave. Dessa
forma uma pequena corrente de entrada (1uA) proveniente do nível lógico alto
armazenado em um capacitor, entra na base do primeiro transistor e é beta ao quadrado
vezes amplificada quando circula por um dos leds. Por esta corrente mesmo assim ser
considerada baixa não foi necessário ligar resistores em série com os leds. Quando o
nível de tensão armazenado em um dos capacitores é baixo, o transistor correspondente
fica cortado, não permitindo a passagem de corrente pelo led.
Segue abaixo o diagrama esquemático da Porta de Saída:
5V

820Ω
BC548C
10MΩ

D3

5V

820Ω
BC548C
10MΩ

D2

5V

820Ω
BC548C
10MΩ

D1

5V

820Ω
BC548C
10MΩ

D0
2.4. Porta de Entrada
A porta de entrada deste sistema consiste em um conjunto de 8 chaves com
encapsulamento Dual In Line(DIL). Quatro destas chaves são ligadas a +5v pois são as
chaves que controlam os bits de entrada. Duas destas chaves estão ligadas a -5v, pois
são as chaves que controlam os bits de controle que funcionam com tensão negativa.
Cada bit é definido como a queda de tensão no resistor que esta em série com
sua respectiva chave. Quando a chave esta aberta não há circulação de corrente no
resistor logo não há queda de tensão e isto é considerado nível lógico baixo.Quando a
chave esta fechada a corrente circula pelo resistor provocando uma queda de tensão.
Seja ela positiva (dados) ou negativa (controle) esta queda de tensão é considerada
nível lógico alto.
Os resistores das entradas de controle são de 1MΩ, pois com este valor de
resistência há uma baixa dissipação de potencia nos ramos das chaves.
Os resistores das entradas de dados são de 0,82kΩ pois é por eles que os
capacitores se descarregam quando há a troca de um bit que está em nível lógico alto
para nível lógico baixo. Com um valor de resistência como este a constante de tempo
RC é baixa.
Segue abaixo o diagrama estomático da Porta de Entrada:
3. Cálculos do Projeto:
Para a montagem deste circuito foram necessários poucos cálculos. A parte
lógica foi bem mais critica do que os valores dos componentes.
Os únicos cálculos feitos foram os das diferentes constantes de tempo RC para
carga e descarga dos capacitores.
Quando se esta escrevendo na memória um bit em nível alto não há preocupação
com a constante RC. Pois a única resistência que limita a corrente de carga do capacitor
é a resistência interna do JFET, que neste momento, está operando na região triodo
(resistência baixa).
Porém para que o bit possa ser lido e continuar sendo armazenado, é necessário
que a corrente de descarga do capacitor seja extremamente baixa. Tão baixa a ponto de
o capacitor ficar em estado de descarga por um bom tempo. Contudo esta corrente deve
ser suficiente para ligar o led de saída após ser amplificada.
O cálculo da constante RC de saída foi feito da seguinte forma:
T = R.C
T = 10MΩ x 220u = 2200 s
2200s é o tempo aproximado que o capacitor leva para descarregar 63% da
tensão armazenada em suas armaduras. Levando em conta as resistências internas,
correntes de fuga e polarização dos componentes (1,4v para ligação Darlington) o
tempo de armazenamento real é muito menor.
Quando se está escrevendo um bit em nível baixo em um endereço de memória
que armazenava nível alto, o capacitor se descarrega pelo resistor em série com a chave.
Daí a razão dos resistores, em série com as chaves que controlam entradas de dados,
apresentarem valores médios de resistência. Nem tão altos a ponto do capacitor demorar
a armazenar o bit em nível baixo, nem tão baixo a ponto da potencia dissipada no
resistor ser muito alta.
T = R. C
T = 0,82kΩ x 220uF = 0,18s
0,18 s é o tempo que o capacitor leva para se descarregar totalmente.
P = V.V/R
Para 5v : P = 25/0.82 = 30, 48 mW
30,48mW é a potencia dissipada por cada resistor de controle de dados quando
sua respectiva chave esta fechada.
Este valor de capacitor foi escolhido por causa de seu valor alto na razão entre
capacitância e tamanho físico. Apesar dos capacitores eletrolíticos apresentarem fugas
maiores foi com estes que se obteve o melhor resultado.
4. Lista de Componentes
Componente
Resistor 0,82kΩ
Resistor 10kΩ
Resistor 1MΩ
Resistor 10MΩ
Capacitor 220uF
TJB NPN BC 548
TJB PNP BC 558
JFET N MPF 102
Placa de Fenolite
Placa de F. Genérica
8 chaves DIP
Led Vermelho 5mm
TOTAL

Quantidade
8
1
3
4
8
8
1
12
1
1
1
4
53

Preço
Unitário
R$
R$
R$
R$
R$
R$
R$
R$
R$
R$
R$
R$

0,05
0,05
0,05
0,05
0,30
0,15
0,15
2,25
2,00
3,60
1,19
0,40

Preço Total
R$ 0,40
R$ 0,05
R$ 0,15
R$ 0,20
R$ 2,40
R$ 1,20
R$ 0,15
R$ 27,00
R$ 2,00
R$ 3,60
R$ 1,19
R$ 1,60
R$ 39,94

5. Layout da placa de circuito Impresso
A montagem do circuito foi feita em duas placas diferentes: uma para o pente de
memória, contendo apenas transistores e capacitores e outra para as operações de
escrita, leitura e controle, contendo os demais componentes.
Abaixo a placa do pente de memória, em tamanho real, desenhada no Eagle:

A placa de controle, entrada e saída não foi feita pelo método do circuito
impresso. Para a construção desta foi utilizada uma placa de fenolite genérica (furada)
de 5cm x 10cm. As trilhas neste tipo de placa são feitas com fios de cobre ou
“caminhos” de estanho.
6. Conclusão
Ao realizar este projeto o principal objetivo foi alcançado: Entender o
funcionamento e o processo de construção de uma memória RAM e seu circuito de
controle. Para isto foram necessários experimentos, pesquisas, simulações que
contribuíram fortemente para o cumprimento deste objetivo.
Foi possível compreender o porquê de os transistores de efeito de campo serem
tão importantes para a circuitos da área da informática (hardware) e de outros sistemas
digitais.
Conseguiu-se integrar outras disciplinas do curso como Sistemas Micro
processados I, Eletrônica Digital I e Eletrônica Digital II. Além da realização de
pesquisas de conteúdos ainda não trabalhados, como famílias lógicas que será visto em
Eletrônica Digital IV.
Após a realização deste projeto os membros do grupo têm uma visão
completamente diferente de o que acontece quando se executa um programa que exija
armazenamento de dados e variáveis. Estes dados e variáveis têm a necessidade de
serem armazenados, e isto não é feito por mágica, mas sim por um processo semelhante
ao do circuito desenvolvido com apenas transistores e capacitores.
7.Referencias
Livros:
BOYLESTAD, Robert, NASHELSKY, Louis. Dispositivos eletrônicos
e teoria de circuitos.
TOCCI, Ronald, WIDMER, Neal. Sistemas digitais princípios e aplicações.
Simuladores:
Multisim (National Instruments)
Falstad Circuit Simulator
Apostilas:
Notas de Aulas de Sistemas Microprocessados (Professor Sandro)

Más contenido relacionado

La actualidad más candente (8)

Transistor
TransistorTransistor
Transistor
 
Transistor em AC
Transistor em ACTransistor em AC
Transistor em AC
 
Curso notebook
Curso notebookCurso notebook
Curso notebook
 
Analogica7
Analogica7Analogica7
Analogica7
 
Ac16 conjunto de instruções v2
Ac16   conjunto de instruções v2Ac16   conjunto de instruções v2
Ac16 conjunto de instruções v2
 
Cap6 smds
Cap6 smdsCap6 smds
Cap6 smds
 
Introducao aula-i
Introducao aula-iIntroducao aula-i
Introducao aula-i
 
Transistor bipolar
Transistor bipolarTransistor bipolar
Transistor bipolar
 

Destacado

BC548/BC548A/BC548B/BC548C Transistor data sheet
BC548/BC548A/BC548B/BC548C Transistor data sheetBC548/BC548A/BC548B/BC548C Transistor data sheet
BC548/BC548A/BC548B/BC548C Transistor data sheetMicrotech Solutions
 
Carregador de baterias
Carregador de bateriasCarregador de baterias
Carregador de bateriasrobcaval8
 
Trabalho de Conclusão de Curso
Trabalho de Conclusão de CursoTrabalho de Conclusão de Curso
Trabalho de Conclusão de CursoValmir Ferreira
 
ARPO - Business Modeler: Apresentação da Solução
ARPO - Business Modeler: Apresentação da SoluçãoARPO - Business Modeler: Apresentação da Solução
ARPO - Business Modeler: Apresentação da SoluçãoDC-DinsmoreCompass
 
AUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINO
AUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINOAUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINO
AUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINOgu_elastico
 
Diagrama y algoritmo de la memoria ram
Diagrama y algoritmo de la memoria ramDiagrama y algoritmo de la memoria ram
Diagrama y algoritmo de la memoria ramvaleriaturururu
 

Destacado (6)

BC548/BC548A/BC548B/BC548C Transistor data sheet
BC548/BC548A/BC548B/BC548C Transistor data sheetBC548/BC548A/BC548B/BC548C Transistor data sheet
BC548/BC548A/BC548B/BC548C Transistor data sheet
 
Carregador de baterias
Carregador de bateriasCarregador de baterias
Carregador de baterias
 
Trabalho de Conclusão de Curso
Trabalho de Conclusão de CursoTrabalho de Conclusão de Curso
Trabalho de Conclusão de Curso
 
ARPO - Business Modeler: Apresentação da Solução
ARPO - Business Modeler: Apresentação da SoluçãoARPO - Business Modeler: Apresentação da Solução
ARPO - Business Modeler: Apresentação da Solução
 
AUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINO
AUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINOAUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINO
AUTOMAÇÃO RESIDENCIAL NO GERENCIAMENTO DE ENERGIA UTILIZANDO ARDUINO
 
Diagrama y algoritmo de la memoria ram
Diagrama y algoritmo de la memoria ramDiagrama y algoritmo de la memoria ram
Diagrama y algoritmo de la memoria ram
 

Similar a Relatório de Projeto - Desenvolvimento de uma memória RAM dinâmica de 1 byte

Projeto de Hardware com Microcontroladores STM32
Projeto de Hardware com Microcontroladores STM32Projeto de Hardware com Microcontroladores STM32
Projeto de Hardware com Microcontroladores STM32Marcelo Barros de Almeida
 
treinamento-bsico-operacional-tbo-apostila02.pdf
treinamento-bsico-operacional-tbo-apostila02.pdftreinamento-bsico-operacional-tbo-apostila02.pdf
treinamento-bsico-operacional-tbo-apostila02.pdfMarcilioColho
 
Introdução ao Arduino
Introdução ao ArduinoIntrodução ao Arduino
Introdução ao ArduinoPeslPinguim
 
Arquitetura de Computadores: Memórias - Nível lógico
Arquitetura de Computadores: Memórias - Nível lógicoArquitetura de Computadores: Memórias - Nível lógico
Arquitetura de Computadores: Memórias - Nível lógicoElaine Cecília Gatto
 
Aula 1 - Assembly - 8051
Aula 1 - Assembly - 8051Aula 1 - Assembly - 8051
Aula 1 - Assembly - 8051Thiago Oliveira
 
Defeitos em hardware
Defeitos em hardwareDefeitos em hardware
Defeitos em hardwareTiago
 
Técnico em eletronica
Técnico em eletronicaTécnico em eletronica
Técnico em eletronicaMaluco Rafael
 
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...fesaab
 
Reparando fontes chaveadas parte 1
Reparando fontes chaveadas parte 1Reparando fontes chaveadas parte 1
Reparando fontes chaveadas parte 1laviruol
 
Manutenção & reparo de notebooks
Manutenção & reparo de notebooksManutenção & reparo de notebooks
Manutenção & reparo de notebooksFernando Mendes
 
Apostila sobre hardware
Apostila sobre hardwareApostila sobre hardware
Apostila sobre hardwarebiel0202
 
Fonte de alimentação
Fonte de alimentaçãoFonte de alimentação
Fonte de alimentaçãoTiago
 
Interruptor Crepuscular
Interruptor Crepuscular Interruptor Crepuscular
Interruptor Crepuscular guestd38d53
 

Similar a Relatório de Projeto - Desenvolvimento de uma memória RAM dinâmica de 1 byte (20)

Projeto de Hardware com Microcontroladores STM32
Projeto de Hardware com Microcontroladores STM32Projeto de Hardware com Microcontroladores STM32
Projeto de Hardware com Microcontroladores STM32
 
Reparacao de fontes_pc_at_
Reparacao de fontes_pc_at_Reparacao de fontes_pc_at_
Reparacao de fontes_pc_at_
 
Reparacao de fontes_pc_at_2
Reparacao de fontes_pc_at_2Reparacao de fontes_pc_at_2
Reparacao de fontes_pc_at_2
 
treinamento-bsico-operacional-tbo-apostila02.pdf
treinamento-bsico-operacional-tbo-apostila02.pdftreinamento-bsico-operacional-tbo-apostila02.pdf
treinamento-bsico-operacional-tbo-apostila02.pdf
 
Introdução ao Arduino
Introdução ao ArduinoIntrodução ao Arduino
Introdução ao Arduino
 
Tirist
TiristTirist
Tirist
 
Arquitetura de Computadores: Memórias - Nível lógico
Arquitetura de Computadores: Memórias - Nível lógicoArquitetura de Computadores: Memórias - Nível lógico
Arquitetura de Computadores: Memórias - Nível lógico
 
Aula 1 - Assembly - 8051
Aula 1 - Assembly - 8051Aula 1 - Assembly - 8051
Aula 1 - Assembly - 8051
 
Defeitos em hardware
Defeitos em hardwareDefeitos em hardware
Defeitos em hardware
 
Técnico em eletronica
Técnico em eletronicaTécnico em eletronica
Técnico em eletronica
 
Comunicação i2 c
Comunicação i2 cComunicação i2 c
Comunicação i2 c
 
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
Controle de protótipo movimentado por liga de memória de forma (sma) pelo pc,...
 
Reparando fontes chaveadas parte 1
Reparando fontes chaveadas parte 1Reparando fontes chaveadas parte 1
Reparando fontes chaveadas parte 1
 
Manutenção & reparo de notebooks
Manutenção & reparo de notebooksManutenção & reparo de notebooks
Manutenção & reparo de notebooks
 
Apostila sobre hardware
Apostila sobre hardwareApostila sobre hardware
Apostila sobre hardware
 
Apostila sobre hardware
Apostila sobre hardwareApostila sobre hardware
Apostila sobre hardware
 
Fonte de alimentação
Fonte de alimentaçãoFonte de alimentação
Fonte de alimentação
 
Interruptor Crepuscular
Interruptor Crepuscular Interruptor Crepuscular
Interruptor Crepuscular
 
ARM
ARMARM
ARM
 
Aulavoxnotebooks
AulavoxnotebooksAulavoxnotebooks
Aulavoxnotebooks
 

Relatório de Projeto - Desenvolvimento de uma memória RAM dinâmica de 1 byte

  • 1. Instituto Federal Sul- Rio-Grandense – Campus Pelotas Curso de Eletrônica Disciplina: Eletrônica Geral III Professor: Igor Barros Relatório de Projeto: Memória RAM Dinâmica de 1 Byte Alunos: Gustavo Fernandes, Alisson Gomes Turma: TRO_5AM Pelotas, 1º de Julho de 2011
  • 2. Memória RAM Dinâmica 1. Objetivos: O projeto desenvolvido este semestre consiste em uma memória RAM dinâmica de 1byte (2x4) implementada a partir de componentes discretos. O objetivo deste projeto é demonstrar o funcionamento de uma memória RAM e obter um entendimento maior de como os transistores são aplicados na informática e em sistemas digitais em geral. 2. Diagrama Lógico do Circuito: Abaixo está representado o diagrama lógico do circuito da memória e do circuito de controle: Na próxima seção do trabalho será descrito detalhadamente o funcionamento e arranjo de componentes que formam cada bloco. 3 . Análise e Funcionamento dos Blocos Lógicos: .1. Blocos de Memória: Os blocos de memória implementados são do tipo 1x1, ou seja, são capazes de armazenar um bit em uma posição de endereço. Para construir uma memória como esta foram necessários apenas dois componentes: um capacitor e um transistor. O capacitor funciona como elemento de armazenamento na forma de carregado para nível alto e descarregado para nível baixo. Para cada memória foi usado um capacitor eletrolítico de 220uF / 16v. O transistor funciona como um buffer tri state pois sua resistência interna pode ser controlada . O uso de entradas e saídas tri state se faz necessário devido ao fato de
  • 3. haver dois blocos de memória ligados ao mesmo barramento. O buffer tri state corresponde ao CS (chip select) , ou seja, seleciona qual dos blocos de memória estará a disposição do “processador” para leitura e escrita de dados. Este evita que haja conflitos entre os barramentos com diferentes níveis lógicos de saída e a perda de dados de uma memória ao ler ou escrever na outra. O transistor usado foi o JFET canal N MPF 102. D0 MPF 102 MPF 102 220µF CS D0 R/W Diagrama esquemático Bloco lógico equivalente O transistor cuja entrada é o pino R/W não é um componente da memória. Ele faz parte do hardware de controle e define se a memória será utilizada para leitura ou escrita de dados. O uso de um JFET para a implementação do buffer tri state foi necessário devido ao fato de não haver a possibilidade de construí-lo utilizando um MOSFET intensificação comercial. Grande parte dos MOSFETs comerciais possuem um diodo reversamente polarizado. Isto significa que o buffer controlaria a corrente apenas para um lado, perdendo a sua característica de buffer. 3. 2. Decodificador: O decodificador tem a função de selecionar qual o conjunto de 4 blocos de memória ira atuar no circuito. Por as entradas de controle funcionarem com tensões negativas, é necessário que decodificador funcione da mesma forma. Para implementar o decodificador 1x2 foi necessário apenas 1 transistor e 2 resistores. O transistor usado foi o BC 558, transistor de junção bipolar PNP, e os resistores de base e coletor 1MΩ e 10kΩ respectivamente. Segue abaixo o circuito e a tabela verdade para o decodificador 1x2: A Y0 Y1 0 0 -5v -5v -5v 0
  • 4. -5V 10kΩ A Y0 Y1 1MΩ BC558B Para este circuito -5v é considerado nível lógico alto e 0 é considerado nível lógico baixo. 2.3. Porta de Saída. A porta de saída deste sistema é um conjunto de 4 led´s que indicam o bit de saída na forma de ligado para nível alto e desligado para nível baixo. Por os led´s necessitarem de uma corrente próxima a 20mA para apresentarem um brilho considerável, e a corrente de saída dos capacitores ser extremamente limitada, foi necessário conectá-los a uma ligação darlington de transistores como chave. Dessa forma uma pequena corrente de entrada (1uA) proveniente do nível lógico alto armazenado em um capacitor, entra na base do primeiro transistor e é beta ao quadrado vezes amplificada quando circula por um dos leds. Por esta corrente mesmo assim ser considerada baixa não foi necessário ligar resistores em série com os leds. Quando o nível de tensão armazenado em um dos capacitores é baixo, o transistor correspondente fica cortado, não permitindo a passagem de corrente pelo led. Segue abaixo o diagrama esquemático da Porta de Saída: 5V 820Ω BC548C 10MΩ D3 5V 820Ω BC548C 10MΩ D2 5V 820Ω BC548C 10MΩ D1 5V 820Ω BC548C 10MΩ D0
  • 5. 2.4. Porta de Entrada A porta de entrada deste sistema consiste em um conjunto de 8 chaves com encapsulamento Dual In Line(DIL). Quatro destas chaves são ligadas a +5v pois são as chaves que controlam os bits de entrada. Duas destas chaves estão ligadas a -5v, pois são as chaves que controlam os bits de controle que funcionam com tensão negativa. Cada bit é definido como a queda de tensão no resistor que esta em série com sua respectiva chave. Quando a chave esta aberta não há circulação de corrente no resistor logo não há queda de tensão e isto é considerado nível lógico baixo.Quando a chave esta fechada a corrente circula pelo resistor provocando uma queda de tensão. Seja ela positiva (dados) ou negativa (controle) esta queda de tensão é considerada nível lógico alto. Os resistores das entradas de controle são de 1MΩ, pois com este valor de resistência há uma baixa dissipação de potencia nos ramos das chaves. Os resistores das entradas de dados são de 0,82kΩ pois é por eles que os capacitores se descarregam quando há a troca de um bit que está em nível lógico alto para nível lógico baixo. Com um valor de resistência como este a constante de tempo RC é baixa. Segue abaixo o diagrama estomático da Porta de Entrada:
  • 6. 3. Cálculos do Projeto: Para a montagem deste circuito foram necessários poucos cálculos. A parte lógica foi bem mais critica do que os valores dos componentes. Os únicos cálculos feitos foram os das diferentes constantes de tempo RC para carga e descarga dos capacitores. Quando se esta escrevendo na memória um bit em nível alto não há preocupação com a constante RC. Pois a única resistência que limita a corrente de carga do capacitor é a resistência interna do JFET, que neste momento, está operando na região triodo (resistência baixa). Porém para que o bit possa ser lido e continuar sendo armazenado, é necessário que a corrente de descarga do capacitor seja extremamente baixa. Tão baixa a ponto de o capacitor ficar em estado de descarga por um bom tempo. Contudo esta corrente deve ser suficiente para ligar o led de saída após ser amplificada. O cálculo da constante RC de saída foi feito da seguinte forma: T = R.C T = 10MΩ x 220u = 2200 s 2200s é o tempo aproximado que o capacitor leva para descarregar 63% da tensão armazenada em suas armaduras. Levando em conta as resistências internas, correntes de fuga e polarização dos componentes (1,4v para ligação Darlington) o tempo de armazenamento real é muito menor. Quando se está escrevendo um bit em nível baixo em um endereço de memória que armazenava nível alto, o capacitor se descarrega pelo resistor em série com a chave. Daí a razão dos resistores, em série com as chaves que controlam entradas de dados, apresentarem valores médios de resistência. Nem tão altos a ponto do capacitor demorar a armazenar o bit em nível baixo, nem tão baixo a ponto da potencia dissipada no resistor ser muito alta. T = R. C T = 0,82kΩ x 220uF = 0,18s 0,18 s é o tempo que o capacitor leva para se descarregar totalmente. P = V.V/R Para 5v : P = 25/0.82 = 30, 48 mW 30,48mW é a potencia dissipada por cada resistor de controle de dados quando sua respectiva chave esta fechada. Este valor de capacitor foi escolhido por causa de seu valor alto na razão entre capacitância e tamanho físico. Apesar dos capacitores eletrolíticos apresentarem fugas maiores foi com estes que se obteve o melhor resultado.
  • 7. 4. Lista de Componentes Componente Resistor 0,82kΩ Resistor 10kΩ Resistor 1MΩ Resistor 10MΩ Capacitor 220uF TJB NPN BC 548 TJB PNP BC 558 JFET N MPF 102 Placa de Fenolite Placa de F. Genérica 8 chaves DIP Led Vermelho 5mm TOTAL Quantidade 8 1 3 4 8 8 1 12 1 1 1 4 53 Preço Unitário R$ R$ R$ R$ R$ R$ R$ R$ R$ R$ R$ R$ 0,05 0,05 0,05 0,05 0,30 0,15 0,15 2,25 2,00 3,60 1,19 0,40 Preço Total R$ 0,40 R$ 0,05 R$ 0,15 R$ 0,20 R$ 2,40 R$ 1,20 R$ 0,15 R$ 27,00 R$ 2,00 R$ 3,60 R$ 1,19 R$ 1,60 R$ 39,94 5. Layout da placa de circuito Impresso A montagem do circuito foi feita em duas placas diferentes: uma para o pente de memória, contendo apenas transistores e capacitores e outra para as operações de escrita, leitura e controle, contendo os demais componentes. Abaixo a placa do pente de memória, em tamanho real, desenhada no Eagle: A placa de controle, entrada e saída não foi feita pelo método do circuito impresso. Para a construção desta foi utilizada uma placa de fenolite genérica (furada) de 5cm x 10cm. As trilhas neste tipo de placa são feitas com fios de cobre ou “caminhos” de estanho.
  • 8. 6. Conclusão Ao realizar este projeto o principal objetivo foi alcançado: Entender o funcionamento e o processo de construção de uma memória RAM e seu circuito de controle. Para isto foram necessários experimentos, pesquisas, simulações que contribuíram fortemente para o cumprimento deste objetivo. Foi possível compreender o porquê de os transistores de efeito de campo serem tão importantes para a circuitos da área da informática (hardware) e de outros sistemas digitais. Conseguiu-se integrar outras disciplinas do curso como Sistemas Micro processados I, Eletrônica Digital I e Eletrônica Digital II. Além da realização de pesquisas de conteúdos ainda não trabalhados, como famílias lógicas que será visto em Eletrônica Digital IV. Após a realização deste projeto os membros do grupo têm uma visão completamente diferente de o que acontece quando se executa um programa que exija armazenamento de dados e variáveis. Estes dados e variáveis têm a necessidade de serem armazenados, e isto não é feito por mágica, mas sim por um processo semelhante ao do circuito desenvolvido com apenas transistores e capacitores. 7.Referencias Livros: BOYLESTAD, Robert, NASHELSKY, Louis. Dispositivos eletrônicos e teoria de circuitos. TOCCI, Ronald, WIDMER, Neal. Sistemas digitais princípios e aplicações. Simuladores: Multisim (National Instruments) Falstad Circuit Simulator Apostilas: Notas de Aulas de Sistemas Microprocessados (Professor Sandro)