Circuitos logicos

194 visualizaciones

Publicado el

El presente trabajo tiene como objetivo, obtener conocimientos sobre circuitos lógicos, en primer lugar como elaborar una parte teórica analizando que tiene un circuito y como calcularlo según varios métodos de simplificación y entendimiento.

Publicado en: Tecnología
0 comentarios
0 recomendaciones
Estadísticas
Notas
  • Sé el primero en comentar

  • Sé el primero en recomendar esto

Sin descargas
Visualizaciones
Visualizaciones totales
194
En SlideShare
0
De insertados
0
Número de insertados
3
Acciones
Compartido
0
Descargas
2
Comentarios
0
Recomendaciones
0
Insertados 0
No insertados

No hay notas en la diapositiva.

Circuitos logicos

  1. 1. República Bolivariana deVenezuela Ministeriodel PoderPopularpara la Educación InstitutoUniversitariodeTecnología para la Informática IUTEPI Valencia-Edo. Carabobo Valencia, Edo. Carabobo
  2. 2. Índice Introducción.............................................................................................................................. 3 Compuertas Lógicas.................................................................................................................. 4 Familias lógicas de circuitos integrados..................................................................................... 7 Operaciones y expresiones Booleana .......................................................................................... 8 Leyes y reglas del algebra Booleana............................................................................................ 9 Teorema de Morgan.................................................................................................................10 Análisis Booleana de circuitos lógicos........................................................................................11 Simplificación usando el álgebra de Booleana ............................................................................12 Formas entandar de expresión Booleana ...................................................................................13 Expresiones Booleana y tablas de la verdad ...............................................................................14 El mapa de Karnaugh................................................................................................................17 Minimización SOP mediante el mapa de Karnaugh.....................................................................17 Minimización POS mediante el mapa de Karnaugh ....................................................................19 Conclusión...............................................................................................................................20 Bibliografía .............................................................................................................................21
  3. 3. Introducción El presente trabajo tiene como objetivo, obtener conocimientossobre circuitos lógicos,en primer lugar como elaboraruna parte teórica analizando que tiene un circuito y como calcularlo según varios métodosde simplificación y entendimiento.
  4. 4. Compuertas Lógicas Una compuerta lógica es un dispositivo electrónico que es la expresión física de un operador booleano en la lógica de computación. Cada compuerta lógica consiste en una red de dispositivos interruptores que cumplen las condiciones booleanas para el operador particular, son esencialmente circuitos de comunicación integrados en un chip Las compuertas lógicas se dividen en:  Compuertas lógicas básicas.  Compuertas lógicas compuestas Compuertas Lógicas Básicas Compuerta OR: La compuerta OR produce la función sumadora, esto es, la salida es 1 si la entrada A o la entrada B o ambas entradas son 1; de otra manera,la salida es 0. El símbolo algebraico de la función OR (+), es igual a la operación de aritmética de suma. Las compuertas OR pueden tener más de dos entradas y por definición la salida es 1 si cualquier entrada es 1. Símbolo y tabla da verdad de la compuerta OR Expresiónlógica F=A+B Compuerta AND: La compuerta AND produce la multiplicación lógica AND: esto es: la salida es 1 si la entrada A y la entrada B están ambas en el binario 1: de otra manera,la salida es 0. Estas condiciones también son especificadas en la tabla de verdad para la compuerta AND. La tabla muestra que la salida x es 1 solamente cuando ambas entradas A y B están en 1. El símbolo de operación algebraico de la función AND es elmismo que el símbolo de la multiplicación de la aritmética ordinaria. Las compuertas AND pueden tener más de dos entradas y por definición, la salida es 1 si todas las entradas son 1.
  5. 5. Símbolo y tabla da verdad de la compuerta AND Expresiónlógica F=A*B Compuerta NOT: El circuito NOT es un inversor que invierte el nivel lógico de una señalbinaria. Produce el NOT,o función complementaria. El símbolo algebraico utilizado para el complemento es una barra sobra el símbolo de la variable binaria. Si la variable binaria posee un valor 0, la compuerta NOT cambia su estado al valor 1 y viceversa. El círculo pequeño en la salida de un símbolo gráfico de un inversor designa un inversor lógico. Es decir cambia los valores binarios 1 a 0 y viceversa. Símbolo y tabla da verdad de la compuerta NOT Expresión lógica F=A’ Compuertas Lógicas Compuestas Compuerta NOR: La compuerta NOR es el complemento de la compuerta OR y utiliza el símbolo de la compuerta OR seguido de un círculo pequeño (quiere decir que invierte la señal). Las compuertas NOR pueden tener más de dos entradas,y la salida es siempre el complemento de la función OR.
  6. 6. Símbolo y tabla da verdad de la compuerta NOR Expresión lógica F=(A+B)’ Compuerta NAND: Es el complemento de la función AND, como se indica por el símbolo gráfico, que consiste en una compuerta AND seguida por un pequeño círculo (quiere decir que invierte la señal). La designación NAND se deriva de la abreviación NOT - AND. Una designación más adecuada habría sido AND invertido puesto que es la función AND la que se ha invertido. Las compuertas NAND pueden tener más de dos entradas,y la salida es siempre el complemento de la función AND. Símbolo y tabla da verdad de la compuerta NAND Expresión lógica F=(A*B)’ Compuerta OR Exclusiva La puerta lógica O-exclusiva, más conocida por su nombre en inglés XOR, realiza la función booleana A'B+AB'. Su símbolo es el más (+) inscrito en un círculo. En la figura de la derecha pueden observarse sus símbolos en electrónica.
  7. 7. Símbolo y tabla da verdad de la compuerta OR-Exclusiva Expresión lógica F= A (+) B =A’B+AB’ Compuerta NO XOR Es un dispositivo electrónico que ejecuta el complemento de la compuerta XOR con dos líneas de entrada y una línea de salida Se deduce que si en las dos entradas hay el mismo nivel lógico la salida muestra un nivel de 1. Si las entradas son diferentes, entonces la salida es un 0. Por lo tanto, la salida de esta compuerta es el complemento de la salida de la compuerta XOR Símbolo y tabla da verdad de la compuerta NO XOR Expresión lógica F= (A (+) B)’ =A’B’+AB Familias lógicas de circuitos integrados Una familia lógica es el conjunto de circuitos integrados (CI’s) los cuales pueden ser interconectados entre sí, sin ningún tipo de Interface o aditamento, es decir, una salida de un CI puede conectarse directamente a la entrada de otro CI de una misma familia. Se dice entonces que son compatibles. Las familias pueden clasificarse en bipolares y MOS. Podemos mencionar algunos ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS,NMOS, CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS (metal oxido-semiconductor complementario) son los más utilizadas en la fabricación de CI’s SSI (baja escala de integración) y MSI (media escala de integración).
  8. 8. Características Generales Niveles lógicos Para que un CI TTL opere adecuadamente,el fabricante especifica que una entrada baja varíe de 0 a 0.8V y una alta varíe de 2 a 5V. La región que está comprendida entre 0.8 y 2V se le denomina región prohibida o de incertidumbre y cualquier entrada en este rango daría resultados impredecibles. Los rangos de salidas esperados varían normalmente entre 0 y 0.4V para una salida baja y de 2.4 a 5V para una salida alta. La diferencia entre los niveles de entrada y salida (2-2.4V y 0.8-0.4V) es proporcionarle al dispositivo inmunidad al ruido que se define como la insensibilidad del circuito digital a señales eléctricas no deseadas. Para los CI CMOS una entrada alta puede variar de 0 a 3V y una alta de 7 a 10V (dependiendo del tipo de CI CMOS). Para las salidas los CI toman valores muy cercanos a los de VCC Y GND (Alrededor de los 0.05V de diferencia). Este amplio margen entre los niveles de entrada y salida ofrece una inmunidad al ruido mucho mayor que la de los CI TTL. Velocidad De Operación Cuando se presenta un cambio de estado en la entrada de un dispositivo digital, debido a su circuitería interna, este se demora un cierto tiempo antes de dar una respuesta a la salida. A este tiempo se le denomina retardo de propagación. Este retardo puede ser distinto en la transición de alto a bajo (H-L) y de bajo a alto (L-H). La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagación) mientras que la familia CMOS es de baja velocidad, sin embargo la subfamilia de CI CMOS HC de alta velocidad reduce considerablemente los retardos de propagación. Operaciones y expresiones Booleana Las operaciones Booleana son posibles a través de los operadores binarios negación, suma y multiplicación, es decir que estos combinan dos o más variables para conformar funciones lógicas. Una compuerta es un circuito útil para realizar las operaciones anteriormente mencionadas. Inversión o negación (complemento) Esta operación se indica con una barra sobre la variable o por medio de un apóstrofe (comilla) en el lado superior derecho de la variable. El apóstrofe (’) es un operador algebraico que invierte el valor de una variable, es decir, si X denota la señalde entrada de un inversor, entonces X’ representa el complemento de tal señal. Ejemplo Sí X = 0 entonces X’ = 1 Una expresión booleana es una sucesión de símbolos que incluye 0,1, algunas variables y las operaciones booleanas. Para ser más precisos definamos una expresión Booleana en “n” variable x1, x2..., xn recursivamente como: Los símbolos 0 y 1 y x1, x2,..., xn son expresiones booleanas en x1, x2,... xn. Si E1 y E2 son expresiones booleanas en x1, x2,... xn también lo son E1 + E2; E1 E2 y E1’.
  9. 9. Ejemplo 1. Las siguientes son cuatro expresiones booleanas en las tres variables x, y, z: (x + y)(x + z).1. x + y. x’z + x’y + z’. z. Es obvio que las expresiones del lado izquierdo involucran las tres variables, las del lado derecho dos y una variable respectivamente. Las expresiones booleanas 0 y 1 pueden verse como expresiones en cualquier número de variables. El número de variables de una expresión booleana es el número de letras distintas que aparezcan en la expresión, sin tener en cuenta si están o no complementadas. Forma normal disyuntiva. Una expresión booleana está en forma normal disyuntiva en n variables x1, x2,... xn, si la expresión es una suma de términos del tipo E1 (x1) x E2( x2) x ... x En (xn), donde Ei (xi) = xi o xi’ para i = 1, 2,..., n, y ningún par de términos son idénticos. Además se dice que 0 y 1 están en F.N.D en una variable para toda n 0. Leyes y reglas del algebra Booleana 1. Leyes conmutativas Ley conmutativa de la suma A + B = B + A El orden en que se aplica a las variables la operación OR es indistinto. Ley conmutativa de la multiplicación AB = BA El orden en que se aplica a las variables la operación AND es indistinto. 2. Leyes asociativas Ley asociativa de la adición para tres variables A + (B + C) = (A + B) + C Al aplicar la operación OR a más de dos variables, el resultado es el mismo independientemente de la forma en que se agrupen las variables. Ley asociativa de la multiplicación para tres variables A (BC) = (AB) C Al aplicar la operación AND a más de dos variables, el resultado es el mismo independientemente de la forma en que se agrupen las variables. 3. Ley distributiva Ley distributiva para tres variables A (B + C) = AB + AC Esta ley establece que aplicar la operación OR a dos o más variables y luego aplicar la operación AND,el resultado de esta operación y la otra variable aislada, es equivalente a aplicar la operación AND a la variable aislada con cada uno de los sumandos y luego aplicar la operación OR a los productos resultantes. La ley distributiva también expresa el proceso de sacar factor común,en el que la variable común A se saca como factor de los productos parciales, como por ejemplo, en AB + AC = A (B + C).
  10. 10. Reglas Del Álgebra De Boole Las doce reglas básicas, muy útiles, para la manipulación y simplificación de expresiones booleanas son las siguientes: 1. A + 0 = A 7. A * A = A 2. A + 1 = 1 8. A * = 0 3. A * 0 = 0 9. 4. A * 1 = A 10. A + AB = A 5. A + A = A 11. 6. A + = 1 12. (A + B) (A + C) = A + BC Teorema de Morgan Los teoremas de Morgan son los siguientes: 1. El complemento de un producto de variables es igual a la suma de los complementos de las variables. Este teorema nos demuestra el hecho de que una compuerta NAND es lo mismo que invertir las entradas de una compuerta OR. 2. El complemento de una suma de variables es igual al producto de los complementos de las variables. Este teorema apoya el hecho de que una NOR es lo mismo que invertir las entradas de una AND. Para aplicar los teoremas de Morgan, es opcional seguir los siguientes pasos: 1. Simplificar la expresión (si lo permite) 2. Complemente toda la expresión. 3. Cambiar la función entre cada término. 4. Complementar cada término. 5. Aplicar los teoremas de Morgan cuantas veces sea necesario Ejemplo: Modifique la siguiente expresión mediante el uso de los teoremas de Morgan.
  11. 11. Ejemplo: Modifique la siguiente expresión mediante el uso de los teoremas de Morgan Análisis Booleana de circuitos lógicos El álgebra de Boole permite expresar el funcionamiento de un circuito lógico de tal forma que la salida se pueda determinar a partir de los valores de entrada. Para obtener la expresión booleana de un circuito lógico se debe comenzar por las entradas situadas más a la izquierda e ir avanzando hacia las salidas
  12. 12. Una vez obtenida la expresión booleana del circuito, se puede elaborar una tabla de verdad para representar su funcionamiento Todas las expresiones booleanas, independientemente de su forma, pueden convertirse en cualquiera de dos formas estándar:  Suma de productos  Producto de sumas Las formas estándar permiten realizar de forma sistemática la simplificación y evaluación de expresiones booleanas. Simplificación usando el álgebra de Booleana Simplificar la expresión → AB + A(B + C) + B(B + C) 1. Aplicar la ley distributiva al segundo y tercer términos en la expresión → AB + AB + AC + BB + BC 2. Aplicar la regla 7 (BB = B) al cuarto término →AB + AB + AC + B + BC 3. Aplicar la regla 5 (AB + AB = AB) a los primeros 2términos → AB + AC + B + BC 4. Aplicar la regla 10 (B + BC = B) a los últimos dos términos → AB + AC + B 5. Aplicar la regla 10 (AB + B = B) al primer y tercer términos → B + AC
  13. 13. Simplificar la expresión Booleana (AB(C+B)+AB)C)= =(ABC+ABBD+AB)C =(ABC+A*0*D+AB)C =(ABC+0+AB)C =(ABC+AB)C =ABCC+ABC =ABC+ABC =BC->(A+A=1) =BC(A+A) BC*1 =BC Formas entandar de expresión Booleana Forma SOP Estándar  Una expresión SOP estándar es aquella en donde todas las variables en el dominio aparecen en cada término producto en la expresión. Por ejemplo:  Las expresiones SOP estándar son importantes en la construcción de tablas de verdad y en el método de simplificación mapas de Karnaugh.  Cualquier SOP no estándar (referido solamente como SOP) se puede convertir a la forma estándar utilizando álgebra Booleana. Forma SOP Estándar
  14. 14.  Una expresión POS estándar es aquella en la que todas las variables en el dominio aparecen en cada término suma en la expresión. Ejemplo:  Cualquier expresión POS no estándar se puede convertir a una expresión POS estándar utilizando Álgebra Booleana Expresiones Booleana y tablas de la verdad Una expresión booleana es una sucesión de símbolos que incluye 0,1, algunas variables y las operaciones booleanas. Para ser más precisos definamos una expresión Booleana en n variables x1, x2..., xn recursivamente como:  Los símbolos 0 y 1 y x1, x2,..., xn son expresiones booleanas en x1, x2,... xn.  Si E1 y E2 son expresiones booleanas en x1, x2,... xn también lo son E1 + E2; E1 E2 y E1’. Ejemplo 1. Las siguientes son cuatro expresiones booleanas en las tres variables x, y, z: (x + y)(x + z).1. x + y. x’z + x’y + z’. z. El número de variables de una expresión booleana es el número de letras distintas que aparezcan en la expresión, sin tener en cuenta si están o no complementadas. Forma normal disyuntiva. Una expresión booleana está en forma normal disyuntiva en n variables x1, x2,... xn, si la expresión es una suma de términos del tipo E1 (x1) x E2( x2) x ... x En(xn), donde Ei(xi) = xi o xi’ para i = 1, 2,..., n, y ningún par de términos son idénticos. Además se dice que 0 y 1 están en F.N.D en una variable para todo n ³ 0. Teoremas  Toda expresión booleana que no contiene constantes es igual a una función en forma normal disyuntiva.  Si a cada una de las n variables de una expresión booleana en la F.N.D se le asigna el valor 0 o 1 de una forma arbitraria pero fija, entonces exactamente un término de la F.N.D completa tendrá el valor 1, todos los demás términos tendrán el valor 0.  Dos expresiones booleanas son iguales si y sólo si sus respectivas F.N.D son iguales.  Para establecer cualquier Identidad en álgebra booleana, es suficiente verificar el valor de cada función para todas las combinaciones de 0 y 1 que pueden asignarse a las variables. Forma normal conjuntiva. En esta forma cada función se representa como un producto de sumas, en lugar de una suma de productos.
  15. 15. Teoremas  Toda función en un álgebra booleana que no contiene constantes es igual a una función en forma normal conjuntiva.  Si a cada una de las n variables de una F.N.C se le asigna el 0 o 1 de una manera arbitraria, pero fija, entonces exactamente un factor de la F.N.C en las n variables tendrá el valor 0 y todos los demás factores tendrán el valor 1.  Dos funciones, cada una expresada en la forma normal conjuntiva en n variables, son iguales si y sólo si contienen idénticos factores. Tablas De La Verdad Estas tablas pueden construirse haciendo una interpretación de los signos lógicos,Ø, Ù, Ú, ®, «,como: no, o, y, si…entonces, sí y sólo si, respectivamente. La interpretación corresponde al sentido que estas operaciones tienen dentro del razonamiento. Puede establecerse una correspondencia entre los resultados de estas tablas y la deducción lógico matemática. En consecuencia,las tablas de verdad constituyen un método de decisión para chequear si una proposición es o no un teorema. Para la construcción de la tabla se asignará el valor 1(uno) a una proposición cierta y 0 (cero) a una proposición falsa. Negación: El valor de verdad de la negación es el contrario de la proposición negada. P Ø P 1 0 0 1 Disyunción: La disyunción solamente es falsa si lo son sus dos componentes. P Q P Ú Q 1 1 1 1 0 1 0 1 1 0 0 0
  16. 16. Conjunción: Solamente si las componentes de la conjunción son ciertas, la conjunción es cierta. P Q P Ù Q 1 1 1 1 0 0 0 1 0 0 0 0 Condicional: El condicional solamente es falso cuando el antecedente es verdadero y el consecuente es falso. De la verdad no se puede seguir la falsedad. P Q P® Q 1 1 1 1 0 0 0 1 1 0 0 1 Bicondicional: El bicondicional solamente es cierto si sus componentes tienen el mismo valor de verdad. P Q P« Q 1 1 1 1 0 0 0 1 0 0 0 1
  17. 17. El mapa de Karnaugh El mapa de Karnaugh es un método gráfico que se utiliza para simplificar una ecuación lógica para convertir una tabla de verdad a su circuito lógico correspondiente en un proceso simple y ordenado. Aunque un mapa de Karnaugh (que de aquí en adelante se abreviará como mapa K) se puede utilizar para resolver problemas con cualquier número de variables de entrada, su utilidad práctica se limita a seis variables. Minimización SOP mediante el mapa de Karnaugh El proceso de minimización de una suma de productos estándar mediante los mapas de Karnaugh (una vez generado el mapa) se divide en dos pasos: s unos del mapa de Karnaugh de acuerdo con ciertas reglas. La finalidad es maximizar el tamaño de los grupos y minimizar el número de estos grupos. Un grupo tiene que contener 1,2,4,8 ó 16 celdas (potencias de 2). En el caso de un mapa de 3 variables, el grupo máximo puede ser de 8 celdas. Cada celda del grupo debe ser adyacente a una o más celdas del mismo grupo, pero no todas las celdas del grupo tienen que ser adyacentes entre sí. Incluir en cada grupo el mayor número posible de 1s de acuerdo a la regla 1. Cada 1 del mapa debe estar incluido en al menos un grupo. Los 1s que ya pertenezcan a un grupo pueden estar incluidos en otro, siempre que los grupos que se solapen contengan unos no comunes. Ejemplo: Agrupar los 1s en el siguiente mapa de Karnaugh. ● Ejercicios: Agrupar los 1s en cada uno de los siguientes mapas de Karnaugh.
  18. 18. Determinación de la SOP mínima. Seguir las reglas siguientes: 1. Cada grupo de celdas que contiene 1s da lugar a un término producto compuesto por todas las variables que aparecen en el grupo en solo una forma (no complementada o complementada). 2. Determinar la operación producto mínima para cada grupo. a) Para un mapa de 3 variables: - Un grupo formado por una única celda da lugar a un término de 3 variables. - Un grupo formado por dos celdas da lugar a un término de 2 variables. - Un grupo formado por cuatro celdas da lugar a un término de 1 variable. - Un grupo formado por ocho celdas indica que la expresión vale 1. b) Para un mapa de 4 variables: - Un grupo formado por una celda da lugar a un término producto de 4 variables. - Un grupo formado por dos celdas da lugar a un término producto de 3 variables. - Un grupo formado por cuatro celdas da lugar a un término producto de 2 variables. - Un grupo formado por ocho celdas da lugar a un término producto de 1 variable. - Un grupo formado por 16 celdas indica que la expresión vale 1. 3. Sumar todos los productos mínimos obtenidos en el punto 2 para obtener la expresión suma de productos mínima.
  19. 19. Minimización POS mediante el mapa de Karnaugh
  20. 20. Conclusión Como resultado de la investigación de Circuitos lógicos, es posible concluir que es importante conocer y estudiar, e investigar más sobre este campo ya que tiene una infinidad de complementos que deberíamos de empaparnos y prestarle mucha atención.
  21. 21. Bibliografía  http://huitoto.udea.edu.co/SistemasDiscretos/contenido/tablas_verdad.html  http://www.erikavilches.com/Anterior/TC1004.01.200811/diapositivas/Algebra%20Boolea na%202.pdf  http://es.slideshare.net/Orlandorllnrdz/electrnica-digital-4639781  Algebra Booleana 2  Electrónica-digital  leyesBoole.pdf  https://www.youtube.com/watch?v=pwJK-4Op438  Libro base: “Fundamentos de Sistemas Digitales”. Autor: Tomas L. Floyd.  Libro complemento: “Principios de Diseño Digital”. Autor: Daniel D. Gaski.

×