Arquitectura de Computadores Capitulo III
•Descargar como PPT, PDF•
3 recomendaciones•2,613 vistas
Memoria Ponente: Greyson Alberca Prieto
Recomendados
Recomendados
Más contenido relacionado
La actualidad más candente
La actualidad más candente (20)
Destacado
Similar a Arquitectura de Computadores Capitulo III
Similar a Arquitectura de Computadores Capitulo III (20)
Más de Videoconferencias UTPL
Más de Videoconferencias UTPL (20)
Último
Último (20)
Arquitectura de Computadores Capitulo III
- 1. ESCUELA : PONENTE : BIMESTRE : Arquitectura de Computadores CICLO : CIENCIAS DE LA COMPUTACIÓN I BIMESTRE Ing. Greyson Alberca Prieto Octubre – Febrero 2009
- 2. Organizaci ón y Arquitectura de Computadores CAP ÍTULO III “ MEMORIA” Capítulo III Arquitectura de Computadores
- 12. Capítulo III Arquitectura de Computadores
- 13. Memoria Semiconductora Capítulo III Arquitectura de Computadores
- 15. Capítulo III Arquitectura de Computadores
- 16. LECTURA DE UNA CACHE Capítulo III Arquitectura de Computadores CPU genera dir ¿Está en cache? Leer dato y pasar a CPU Continuar Acceso a Mp para obtener dato Asignar bloque en cache Copiar bloque en cache Pasar dato a CPU
- 17. Capítulo III Arquitectura de Computadores
- 19. Capítulo III Arquitectura de Computadores
- 23. Mecanismo de búsqueda Capítulo III Arquitectura de Computadores
- 24. Ejemplo Capítulo III Arquitectura de Computadores
- 25. Ejemplo Capítulo III Arquitectura de Computadores
- 30. Mecanismo de Búsqueda Capítulo III Arquitectura de Computadores
- 31. Ejemplo Capítulo III Arquitectura de Computadores
- 37. Mecanismo de B úsqueda Capítulo III Arquitectura de Computadores
- 39. Asociativa de dos v ías Capítulo III Arquitectura de Computadores
- 40. Capítulo III Arquitectura de Computadores
- 41. Ejemplo Capítulo III Arquitectura de Computadores
Notas del editor
- Es la forma de localizar la informaci ón en memoria. L ín eas de datos de entrada y salida del m ód ulo de memoria,
- Acceso secuencial (SAM: Sequencial Access Memory). Se emplea por ser de gran capacidad de almacenamiento, por ejemplo, cintas de audio . Es una memoria lenta. Acceso directo (DAM: Direct Access Memory). Es una memoria en la que primero se produce un acceso directo y luego uno secuencial. Acceso aleatorio (RAM: Random Access Memory). Igual tiempo de acceso menos directo siempre. Acceso asociativo (CAM: Content Addressable Memory). Modo de acceso por contenido y funciona de la siguiente forma: se busca en toda la memoria al mismo tiempo y ,cuando se encuentra lo que buscamos, se da la direcci 溶 donde se ha encontrado como, por ejemplo, en redes neuronales.
- Para medir el rendimiento se utilizan tres par � etros: Tiempo de Acceso (TA). Según el tipo de memoria que se trate tendremos dos tipos de TA: Si se trata de una aleatoria como la RAM: tiempo que transcurre desde el instante en el que se presenta una dirección a la memoria hasta que el dato, o ha sido memorizado, o está disponible para su uso (es decir, desde que doy la dirección hasta que L/E en memoria). · Si es otra memoria como la CAM o la SAM: tiempo que se emplea en situar el mecanismo de L/E en la posición deseada, es decir, tiempo que tarda en el registro. · Tiempo de Ciclo de memoria (TC). Tiempo que transcurre desde que se da la orden de una operación de L/E hasta que se puede dar otra orden de L/E porque sino NO le da tiempo a responder y crearía un tiempo muerto que nos interesa que sea lo menor posible
- Alterabilidad. Esta propiedad hace referencia a la posibilidad de alterar el contenido de una memoria, las hay de lectura s 様 o o de lectura / escritura. Memorias ROM (Read Only Memory) y RWM (Read Writable Memory). � Permanencia de la informaci 溶 . Relacionado con la duraci 溶 de la informaci 溶 almacenada en memoria: � Lectura destructiva. Memorias de lectura destructiva DRO (Destructive Read Out) y memorias de lectura no destructiva NDRO (Non Destructive Read Out). � Volatilidad. Esta caracter 痴 tica hace referencia a la posible destrucci 溶 de la informaci 溶 almacenada en un cierto dispositivo de memoria cuando se produce un corte en el suministro el 残 trico. Memorias vol � iles y no vol � iles. � Almacenamiento est � ico/din � ico. Una memoria es est � ica SRAM (Static Random Access Memory) si la informaci 溶 que contiene no var 誕 con el tiempo. Una memoria es din � ica DRAM (Dynamic Random Access Memory) si la informaci 溶 almacenada se va perdiendo conforme transcurre el tiempo; para que no se pierda el contenido habr � que recargar o refrescar la informaci 溶 .
- Originalmente es el nombre del nivel de la jerarquía de memoria entre los registros y la memoria principal Hoy en d ía es cualquier memoria gestionada para aprovecha la localidad de los accesos Ej.. Cache de disco
- Ejemplo: si un bloque se encuentra en la cache, debería estar en un lugar específico.
- Los w bits menos significativos identifican una sóla palabra. La mayoría de los s bits significativos especifican un bloque de la memoria. Los s bits significativos se distribuyen en un campo de línea r en la cache y en una etiqueta de s - r (los más significativos). Los w bits menos significativos identifican cada palabra dentro de una bloque de un Bloque de memoria principal. Los s bits restantes indican uno de los 2^s bloques de memoria Principal. La l ógica de la chache interpreta los s bits como una etiqueta d s-r bits(parte) Mas significativa y un campo de línea de r bts, con el que se identifica una de las m=2 ^r l íneas de cache. Con el uso de una parte de la direccion como número de línea Proporciona una asignación unica de cada bloque de memoria principal en la cache
- Línea que le corresponde al bloque-ALGORITMO PALABRA Los w bits menos significativos identifican una unica palabra o byte del bloque de memoria principal. Es decir es El desplazamiento de la palabra dentro de su bloque. Los bits b restantes de la direcci ón indican uno de los 2^b bloques de memoria principal Como todos los bloques de memoria principal no caben la las L línea de cache, esta interpreta esto b bits como Una composición de dos campos: línea y etiqueta LINEA La línea en la que debe ubicarse o localizarse un bloque de memoria principal Esta formado por los r bits menos significativos de los b bits de mayor peso de la dirección e Indica una de las L líneas de cache pues 2^l(ele)= L Hay muchos bloques a los que les corresponde la misma línea de cache; los restantes b-l bits los de mayor peso de la dirección indica a cuantos bloques le corresponde la misma línea de cache ETIQUETA Lo que va a diferenciar a todos los bloques a los que le corresponda la misma línea son los b-l o (s-r) bits de mayor peso Una línea de caché corresponde a varios bloques estos bloques tendrán un etiqueta distinta. Cuando la CPU realiza un lectura la dirección se divide en tres campos. Tomando los b bits del campo de bloque se obtiene el número de bloques de la memoria principal Si la l ínea no está ocupada se trae el bloque desde memoria principal a esa línea con la palabra w de menor peso de la dirección se obtiene la palabra dentro del bloque En una referencia posterior, q se compruebe q el bloque referenciado est á en la cache Si la entrada correspondiente está ocupada, hay q comprobar si el bloque d esa entrada es el q corresponde a la dir q se está referenciando Comprobar que el campo de etiqueta de la direcci ón es igual a la etiqueta de la línea q corresponde a ese bloque Si no es así habrá que traer el bloque de memoria y sustituir al que estaba en esa línea -problema
- Todas las etiquetas de líneas se examinan para buscar una coincidencia. La búsqueda de cache es costosa.