O documento descreve as características principais da arquitetura RISC (Reduced Instruction Set Computing), incluindo que as instruções são executadas em um único ciclo, o uso de registradores, acesso à memória por meio de instruções de carregamento e armazenamento, e a ausência de microcódigo. Também compara RISC com CISC, destacando oito diferenças críticas entre as arquiteturas.
3. • Arquitetura RISC
• Filosofia básica
• Instruções por ciclo de via de dados
• Registradores
• Acesso à memória
• Pipelining
• Ausência do microcódigo
• Formato das instruções
• Modos de endereçamento
• Compiladores
• Compiladores x hardware
• Otimização dos compiladores
• Vantagens e desvantagens do processador RISC
• Estudo comparativo: RISC x CISC
• A evolução da tecnologia conduz para a igualdade
• Oito diferenças críticas
9. REGISTRADORES
• Organização dos registradores
• Estudo comparativo: REGISTRADORES x CACHE
• Variáveis locais
• Variáveis globais
• Endereçamento de memória
Jefferson da Silva
13. É impossível acessar a memória em um único
ciclo. Neste caso a arquitetura RISC tem que abrir
mão da regra básica e aceitar pelo menos duas
instruções maiores: leitura e escrita na memória.
Hugo Saulo
15. • Dependências de dados podem ser endereçadas
reordenando as instruções quando possível
(compilador).
• Degradação do desempenho dos ramos pode ser
reduzido pela previsão de desvios ou instruções de
execução para ambos os ramos até que o ramo correto
seja identificado.
Hugo Saulo
16. 1 2 3 4 5
Busca da instrução A B C D E
Execução da instrução A B C D
Referência a memória B
Uma CPU pipelined deve permitir a
execução total da instrução por
estágios.
Hugo Saulo
17. É necessário inserir uma instrução NOP para esperar
o término daquela instrução de dois ciclos, o
que, naturalmente atrasa o processamento geral.
1 2 3 4 5
Busca da instrução A B C NOP D
Execução da instrução A B NOP C
Referência a memória B
Hugo Saulo
20. Como as instruções são decodificadas pelo
hardware a necessidade de se criar um formato
fixo para elas se torna claro. Cada bit que forma
uma instrução entra diretamente no decodificar
ou até mesmo em outras partes do hardware.
opcode c destino ifonte offset
opcode c destino fonte offseti
Gutemberg Ferreira
24. Não é necessário muito esforço para concluir
que a complexidade do compilador cresce
proporcionalmente à simplicidade do conjunto
de instruções, que no RISC esta diretamente
ligado ao hardware.
Anderson Gomes
26. Um programa escrito em linguagem de alto
nível, não explicita os registradores que serão
utilizados, ao invés disso, faz referências
simbólicas aos valores através das variáveis
criadas.
Anderson Gomes
28. • VANTAGENS
• Velocidade
• Simplicidade do Hardware
• Instrução de máquina simples
• DESVANTAGENS
• Qualidade do Código
• Expansão do Código
• Projeto de Sistema
Wilson Junior
29. A EVOLUÇÃO DA TECNOLOGIA
CONDUZ PARA A IGUALDADE
ESTUDO COMPARATIVO: RISC X CISC
Gabriela Coelho
30. Cada vez mais as tecnologias RISC e CISC
estão se aproximando: processadores RISC
estão aumentando seu conjunto de
instruções e os CISC estão adotando
técnicas originalmente implementadas nos
RISC.
Gabriela Coelho
31. Um RISC suporta um Load bem maior do que um CISC.
Gabriela Coelho
33. 1. Instruções simples levando um ciclo
Instruções complexas levando múltiplos
ciclos
2.
Apenas LOAD/STORE referenciam a
memória
Qualquer instrução pode referenciar a
memória
3. Altamente pipelined Não tem pipeline ou tem pouco
4. Instruções executadas pelo hardware
Instruções interpretadas pelo
microprograma
5. Instruções com formato fixo Instruções com vários formatos
6. Poucas instruções e modos
Muitas instruções e modos de
endereçamento
7. A complexidade está no compilador A complexidade está no microprograma
8. Múltiplos conjuntos de registradores Conjunto único de registradores
RISC CISC
Gabriela Coelho