Hiroki Nakahara
37 SlideShares 187 Seguidores 31 Siguiendos
Personal Information
Organización/Lugar de trabajo
Japan Japan
Ocupación
Tokyo Institute of Technology ー Associate Professor
Sector
Education
Sitio web
www.hirokinakahara.sakura.ne.jp/
Acerca de
FPGA developments for a packet classification, a regular expression matching, a radio telescope, multi-valued logic based processor, and a deep neural network computing.
Datos de contacto
Etiquetas
fpga altera de0 verilog-hdl deep learning deep neural network binarized cnn cnn embedded system yolov2 machine learning rns object detector random forest altera sdk for opencl radio telescope high-level synthesis niosii processor cloud computing high-performance computing multi deep learning ros high performance computing compression ternary logic binary cnn guinness gpu mdd multiple-valued logic high level synthesis tensorflow binary neural network fpgax dqn fft digital spectrometer astronomy imagenet vivado hls nes
Ver más

Presentaciones

(37)
Ver todo

Verilog-HDL Tutorial (1)

Hace 9 años • 1956 Visualizaciones

Verilog-HDL Tutorial (2)

Hace 9 años • 717 Visualizaciones

Verilog-HDL Tutorial (3)

Hace 9 años • 1801 Visualizaciones

Verilog-HDL Tutorial (4)

Hace 9 años • 1028 Visualizaciones

Verilog-HDL Tutorial (5)

Hace 9 años • 1454 Visualizaciones

Verilog-HDL Tutorial (6)

Hace 9 años • 1876 Visualizaciones

Verilog-HDL Tutorial (7)

Hace 9 años • 1440 Visualizaciones

Verilog-HDL Tutorial (8)

Hace 9 años • 949 Visualizaciones

Verilog-HDL Tutorial (9)

Hace 9 años • 1962 Visualizaciones

Verilog-HDL Tutorial (11)

Hace 9 años • 2453 Visualizaciones

Verilog-HDL Tutorial (12)

Hace 9 años • 2174 Visualizaciones

Verilog-HDL Tutorial (13)

Hace 9 años • 1187 Visualizaciones

Verilog-HDL Tutorial (14)

Hace 9 años • 1543 Visualizaciones

Verilog-HDL Tutorial (15) hardware

Hace 9 años • 1547 Visualizaciones

Verilog-HDL Tutorial (15) software

Hace 9 años • 1353 Visualizaciones

私のファミコンのfpsは530000です。もちろんフルパワーで（以下略

Hace 8 años • 8803 Visualizaciones

FPL15 talk: Deep Convolutional Neural Network on FPGA

Hace 8 años • 4293 Visualizaciones

Nested RNSを用いたディープニューラルネットワークのFPGA実装

Hace 8 años • 4980 Visualizaciones

Naist2015 dec ver1

Hace 8 años • 2147 Visualizaciones

Altera sdk for open cl アンケート集計結果(公開版)

Hace 7 años • 1606 Visualizaciones

電波望遠鏡用の分光器をAltera SDK for OpenCL使ってサクッと作ってみた

Hace 7 años • 4009 Visualizaciones

FPGAX2016 ドキュンなFPGA

Hace 7 años • 6312 Visualizaciones

Tensor flow usergroup 2016 (公開版)

Hace 7 años • 28927 Visualizaciones

２値化CNN on FPGAでGPUとガチンコバトル（公開版）

Hace 7 años • 39737 Visualizaciones

2値ディープニューラルネットワークと組込み機器への応用: 開発中のツール紹介

Hace 6 años • 6496 Visualizaciones

A Random Forest using a Multi-valued Decision Diagram on an FPGa

Hace 6 años • 3794 Visualizaciones

(公開版)FPGAエクストリームコンピューティング2017

Hace 6 años • 4366 Visualizaciones

(公開版)Reconf研2017GUINNESS

Hace 6 años • 8227 Visualizaciones

FPT17: An object detector based on multiscale sliding window search using a fully pipelined binarized CNN on an FPGA

Hace 6 años • 1491 Visualizaciones

FPGA2018: A Lightweight YOLOv2: A binarized CNN with a parallel support vector regression for an FPGA

Hace 6 años • 5819 Visualizaciones

Recomendaciones

(69)
Ver todo

Xilinx data center_ibm_meetup_20191023

Yoshihiro Horie • Hace 4 años

チンパンジーの姿勢推定：教師データがないときの工夫

NgocGiang14 • Hace 4 años

ICCV 2019 論文紹介 (26 papers)

Hideki Okada • Hace 4 años

Tensor コアを使った PyTorch の高速化

Yusuke Fujimoto • Hace 4 años

SDSoC勉強会_170128_スライド「SDx 2016.3のプラグマによるハードウェアと性能」

marsee101 • Hace 7 años

ConvNetの歴史とResNet亜種、ベストプラクティス

Yusuke Uchida • Hace 7 años

モデルアーキテクチャ観点からのDeep Neural Network高速化

Yusuke Uchida • Hace 6 años

画像認識のための深層学習

Saya Katafuchi • Hace 9 años

畳み込みニューラルネットワークの高精度化と高速化

Yusuke Uchida • Hace 4 años

ICLR2018におけるモデル軽量化（ICLR2018読み会@ PFN）

tomohiro kato • Hace 5 años

3D CNNによる人物行動認識の動向

Kensho Hara • Hace 6 años

Semantic segmentation

Takuya Minagawa • Hace 7 años

Windows8でOpenCVを使ったAndroid(MOVERIO)開発体験したい

Yukio Saito • Hace 9 años

畳み込みニューラルネットワークの研究動向

Yusuke Uchida • Hace 6 años

Artificial Neural Networks Lect1: Introduction & neural computation

Mohammed Bennamoun • Hace 7 años

FPGA+SoC+Linux実践勉強会資料

一路 川染 • Hace 6 años

スタートアップ共同創業者の見つけ方、付き合い方、別れ方

Takaaki Umada • Hace 9 años

Simple perceptron by TJO

Takashi J OZAKI • Hace 11 años

サーベイ論文：画像からの歩行者属性認識

Yasutomo Kawanishi • Hace 8 años

Vivado hls勉強会1（基礎編）

marsee101 • Hace 8 años

合成変量とアンサンブル：回帰森と加法モデルの要点

Ichigaku Takigawa • Hace 6 años

最近のSingle Shot系の物体検出のアーキテクチャまとめ

Yusuke Uchida • Hace 6 años

高速な物体候補領域提案手法 (Fast Object Proposal Methods)

Takao Yamanaka • Hace 8 años

[サーベイ論文] Deep Learningを用いた歩行者検出の研究動向

Hiroshi Fukui • Hace 7 años

画像認識モデルを作るための鉄板レシピ

Takahiro Kubo • Hace 7 años

Abstracts of FPGA2017 papers (Temporary Version)

Takefumi MIYOSHI • Hace 7 años

有名論文から学ぶディープラーニング 2016.03.25

Minoru Chikamune • Hace 8 años

SSD: Single Shot MultiBox Detector (ECCV2016)

Takanori Ogata • Hace 7 años

Zynq + Vivado HLS入門

narusugimoto • Hace 9 años

IIBMP2016 深層生成モデルによる表現学習

Preferred Networks • Hace 7 años
Personal Information
Organización/Lugar de trabajo
Japan Japan
Ocupación
Tokyo Institute of Technology ー Associate Professor
Sector
Education
Sitio web
www.hirokinakahara.sakura.ne.jp/
Acerca de
FPGA developments for a packet classification, a regular expression matching, a radio telescope, multi-valued logic based processor, and a deep neural network computing.
Etiquetas
fpga altera de0 verilog-hdl deep learning deep neural network binarized cnn cnn embedded system yolov2 machine learning rns object detector random forest altera sdk for opencl radio telescope high-level synthesis niosii processor cloud computing high-performance computing multi deep learning ros high performance computing compression ternary logic binary cnn guinness gpu mdd multiple-valued logic high level synthesis tensorflow binary neural network fpgax dqn fft digital spectrometer astronomy imagenet vivado hls nes
Ver más