SlideShare una empresa de Scribd logo
1 de 54
VVLLSSII DDeessiiggnn aanndd SSiimmuullaattiioonn
LLeeccttuurree 22
MMOOSS TTrraannssiissttoorr TThheeoorryy
MMOOSS TTrraannssiissttoorr TThheeoorryy
 TTwwoo ttyyppeess ooff ttrraannssiissttoorrss
–– nnMMOOSS
–– ppMMOOSS
 DDiiggiittaall iinntteeggrraatteedd cciirrccuuiittss uussee tthheessee
ttrraannssiissttoorrss eesssseennttiiaallllyy aass aa vvoollttaaggee
ccoonnttrroolllleedd sswwiittcchh
nnMMOOSS TTrraannssiissttoorr
•If the gate is “high”, the switch is on
•If the gate is “low”, the switch is off
drain
gate
s
g=1
d
s
g=0
d
source
nnMMOOSS TTrraannssiissttoorr
Body/Substrate (p)
nnMMOOSS TTrraannssiissttoorr
Body/Substrate (p)
n+n+
nnMMOOSS TTrraannssiissttoorr
Body/Substrate (p)
n+n+
Oxide
Polycrystaline Silicon
nnMMOOSS TTrraannssiissttoorr
Oxide
n+ n+
Body/Substrate (p)
Gate
Polycrystaline Silicon
Source Drain
nnMMOOSS TTrraannssiissttoorr
+ + +
Channel+
+ +
- - - -
- - - + + + + + + +
+ + + +
+
+
- - - -
- - -
+
+ +
Gate
Polycrystaline Silicon
Source
Accumulation Mode
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
Oxide
Drain
+
nnMMOOSS TTrraannssiissttoorr
+ + +
Channel+
+ +
- - - -
- - - + + + + + + +
+ + + +
+
+
- - - -
- - -
+
+ +
Gate
Polycrystaline Silicon
Source
Accumulation Mode
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + + +
+ + + + + + + + + + + + + + + + + +
Oxide
Drain
+
nnMMOOSS TTrraannssiissttoorr
Gate
VGS < VT
+ -
Source
+
+ +
- - - -
- - -
Oxide
Depletion Region
- - - - +
- - - + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + + +
+ + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + +
+ + +
+ + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + + +
+ + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + +
+ + +
+ + +
Depletion Mode
Drain
nnMMOOSS TTrraannssiissttoorr
Inversion Region
Gate
VGS > VT
+ -
Source
Oxide Drain
+ - - - -
+ + - - -
- - - - - - - -
Depletion Region
- - - - +
- - - + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + + +
+ + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + +
+ + +
+ + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + + +
+ + +
+ + + +
+ + + +
+ + + +
+ + + +
+ + +
+ + +
+ + +
+ + +
Inversion Mode
nnMMOOSS TTrraannssiissttoorr
n+
Depletion Region
n+
Gate
VGS > VT
+ -
Source
Drain
Inversion Mode
Oxide
nnMMOOSS TTrraannssiissttoorr
Enhancement-mode Depletion-mode
IDS
VT
VGS
IDS
VT
VGS
TThhrreesshhoolldd VVoollttaaggee
 DDeeppeennddeenntt oonn
–– GGaattee ccoonndduuccttoorr mmaatteerriiaall
–– GGaattee iinnssuullaattoorr mmaatteerriiaall
–– CChhaannnneell DDooppiinngg
–– VVoollttaaggee ddiiffffeerreennccee bbeettwweeeenn ssoouurrccee aanndd bbooddyy
TThhrreesshhoolldd VVoollttaaggee
2F  VSB 2FVT  VT0    
•Threshold voltage is usually arrived at
empirically
• is the body-effect coefficient and controls the
impact of the source to bulk voltage
•F is the Fermi potential and is dependent on
doping levels
 
kT  NA


F ln 
 Ni q
ppMMOOSS TTrraannssiissttoorr
-
-
-
-
-
+ + + +
+ + +
Channel
- - - - - - - -
- - - - - - - - -
+ + + +
+ + +
-
- -

Gate
Polycrystaline Silicon
Source
Accumulation Mode
Oxide
Drain
-- --- - - -- - - -- - - -
- - - - - - - - - - - -- - - -- - -
- -
-
--
--
-
-
-- - - - - - - - - - - - -
- - - - -
- - - - -- -- -
-
-
-
-- -----
-
--- ---
- --
-
- - - - - - - - - -
- - - - - - - -
------
- - - - -- --
- -------
- - - - - - --
- -- -
-
ppMMOOSS TTrraannssiissttoorr
Enhancement-mode Depletion-mode
VGS VT
IDS
VGS VT
IDS
nnMMOOSS TTrraannssiissttoorr
Gate
VGS > VT
+ -
VDS small (VGS-VDS>VT)
Source + -
Drain
Linear or Nonsaturated Mode
n+
Depletion Region
n+
Oxide
nnMMOOSS TTrraannssiissttoorr
Gate
VGS > VT
+ -
Source
Drain
VDS = VGS -VT
+ -
Linear or Nonsaturated Mode
n+
Depletion Region
n+
Oxide
nnMMOOSS TTrraannssiissttoorr
Gate
VGS > VT
+ -
VDS large (VDS> VGS-VT)
Source + -
Drain
Saturated Mode
n+
Depletion Region
n+
Oxide
MMOOSS TTrraannssiissttoorr PPaarraammeetteerrss
Drain
Source
MMOOSS TTrraannssiissttoorr
CChhaarraacctteerriissttiiccss
Source Channel
Drain
0
x
L
Gate
•Linear Mode
•Assume both VGS>VT and VGD>VT
•Assume that VT is constant for x in [0:L]
•V(0) = 0 and V(L) = VDS
MMOOSS TTrraannssiissttoorr
CChhaarraacctteerriissttiiccss
Source Channel
Drain
0
y
L
Gate
•Mobile electron charge
Qi (x)  Cox [VGS V(x) VT ]
MMOOSS TTrraannssiissttoorr
CChhaarraacctteerriissttiiccss
L
i
• Current is product of carrier drift
velocity and availabe charge
IDS  (x)Qi (x)W
IDS  n
dV
Q (x)W
dx
IDS dx WnQi(x)dV
•Integrating along channel
0
IDSdx  Wn
VDS
0
Qi (x)dV
MMOOSS TTrraannssiissttoorr CChhaarraacctteerriissttiiccss
L


0
IDS dx  Wn
VDS
VDS
0
Qi (x)dV
IDSL  Wn 0
Cox VGS V(x) VT dV
 V 2 
I L  W C V V V DS
DS n ox GS


T DS
2 

V 2 
I  k V V V DS
DS n GS

T DS
2 


•kn is the gain factor and is dependent on the
transconductance (nCox) and the ratio between W and L.

EExxaammppllee
 n= 600 cm2/V s
 Cox= 7 x 10-8 F/cm2
 W = 20 mm
 L = 2 mm
 kknn == n Cox W/L = 0.42 mA/V2
MMOOSS TTrraannssiissttoorr
MMOOSS TTrraannssiissttoorr
MMOOSS TTrraannssiissttoorr
Linear
Saturated
MMOOSS TTrraannssiissttoorr

 CCuuttooffff rreeggiioonn ((VVGGSS<<VVTT))
IDS  0
 LLiinneeaarr rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS<<VVGGSS--VVTT))
 V 2 
I  k V V V DS
DS n GS

T DS
2 

 SSaattuurraatteedd rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS>>VVGGSS--VVTT))
2
IDS  kn
VGS VT 

2
MMOOSS TTrraannssiissttoorr
 CCuuttooffff rreeggiioonn ((VVGGSS<<VVTT))
S D
 LLiinneeaarr rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS<<VVGGSS--VVTT))
S D
 SSaattuurraatteedd rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS>>VVGGSS--VVTT))
S D
MMOOSS TTrraannssiissttoorr SSeeccoonnddaarryy
EEffffeeccttss
 BBooddyy eeffffeecctt
 CChhaannnneell--lleennggtthh mmoodduullaattiioonn
 DDrraaiinn ppuunncchhtthhrroouugghh
 IImmppaacctt iioonniizzaattiioonn
 VVeelloocciittyy SSaattuurraattiioonn
BBooddyy eeffffeecctt
 WWee aassssuummeedd tthhaatt VVSSBB==00 -- II..ee.. tthhee ssoouurrccee
ppootteennttiiaall eeqquuaallss tthhee ssuubbssttrraattee ppootteennttiiaall
 IInn cceerrttaaiinn ssiittuuaattiioonnss,, tthhiiss aassssuummppttiioonn iiss
nnoott ttrruuee
 HHaass tthhee eeffffeecctt ooff rraaiissiinngg tthhee tthhrreesshhoolldd
vvoollttaaggee
CChhaannnneell--LLeennggtthh MMoodduullaattiioonn
 WWee pprreevviioouussllyy aassssuummeedd aa ccoonnssttaanntt LL
 IInn rreeaalliittyy,, wwhheenn VVDS >> ((VVGGSS--VVT)),, tthhee cchhaannnneell iiss
ppiinncchheedd ooffff aanndd tthhee eeffffeeccttiivvee cchhaannnneell lleennggtthh iiss
rreedduucceedd..
 PPiinncchh ooffff lleennggtthh iiss pprrooppoorrttiioonnaall ttoo tthhee ssqquuaarree
rroooott ooff VVGGSS--VVT
 NNeett eeffffeecctt iiss tthhaatt IIDDSS iiss nnoott ccoonnssttaanntt iinn tthhee
ssaattuurraatteedd rreeggiioonn..
MMOOSS TTrraannssiissttoorr

CCuuttooffff rreeggiioonn ((VVGGSS<<VVTT))
IDS  0
LLiinneeaarr rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS<<VVGGSS--VVTT))
 V 2 
I  k V V V DS
DS n GS

T DS
2 

SSaattuurraatteedd rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS>>VVGGSS--VVTT))2
IDS  kn
VGS VT 
2
1 VDS 
CChhaannnneell--LLeennggtthh MMoodduullaattiioonn
MMOOSS TTrraannssiissttoorr
CCuuttooffff rreeggiioonn ((VVGGSS<<VVTT))
S D
LLiinneeaarr rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS<<VVGGSS--VVTT))
S D
SSaattuurraatteedd rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS>>VVGGSS--VVTT))
S D
DDrraaiinn ppuunncchh--tthhrroouugghh
 FFoorr vveerryy llaarrggee VVDDSS,, tthhee ddeepplleettiioonn rreeggiioonn
ggrroowwss ffrroomm tthhee ddrraaiinn ttoo tthhee ssoouurrccee
 CCuurrrreenntt ffllooww iinnccrreeaasseess rraappiiddllyy
 VVGGSS hhaass nnoo ccoonnttrrooll oonn tthhee ccuurrrreenntt
 PPootteennttiiaallllyy ddaammaaggiinngg ttoo ttrraannssiissttoorr
 SShhoorrtt cchhaannnneell eeffffeecctt
IImmppaacctt iioonniizzaattiioonn
 AAtt ssmmaallll ggaattee lleennggtthhss,, eelleeccttrriicc ffiieelldd
bbeeccoommeess mmoorree pprroonnoouunncceedd
 EElleeccttrroonnss ggeett eexxcciitteedd wwiitthh eennoouugghh eenneerrggyy
ttoo ccaauussee aa ssuubbssttrraattee ccuurrrreenntt
 TThhiiss ccaauusseess cchhaannggee ooff ttrraannssiissttoorr
ppaarraammeetteerrss -- tthhrreesshhoolldd vvoollttaaggee,, ccuurrrreenntt
ffllooww,, eettcc..
VVeelloocciittyy SSaattuurraattiioonn
 AAssssuummppttiioonn wwaass tthhaatt ccaarrrriieerr vveelloocciittyy iiss
pprrooppoorrttiioonnaall ttoo eelleeccttrriicc ffiieelldd
 WWhheenn cchhaannnneell iiss ssmmaallll,, aanndd tthhee vvoollttaaggee iiss
llaarrggee,, tthhee vveelloocciittyy ccaann ssaattuurraattee
 n   c
  
nc   c
c is value of electric field at which velocity saturates
MMOOSS TTrraannssiissttoorr


CCuuttooffff rreeggiioonn ((VVGGSS<<VVTT))
IDS  0
LLiinneeaarr rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS<<VVGGSS--VVTT))
 V 2 
I  k V V V DS
DS n GS

T DS
2 

SSaattuurraatteedd rreeggiioonn ((VVGGSS>>VVTT,, VVDDSS>>VVGGSS--VVTT))
 V 2 
I  k V V V DSAT
DS n GS

T DSAT
2 

VVeelloocciittyy SSaattuurraattiioonn

ID
VGS = VDD
Long-channel device
Short-channel device
VDSAT VGS -VT VDS
VVeelloocciittyy SSaattuurraattiioonn
©
2.5
-4
x 10
VDS=VDSAT
2
1.5
Linear
Velocity
Saturated
1
0.5
0
VDS=VGT
Saturated
VDSAT=VGT
0 0.5 1 1.5 2 2.5
ECE 249 VLSI Design and Simulation
V (V)
DS John A. Chandy
I(A)
D
MMOOSS GGaaiinn CChhaarraacctteerriissttiiccss
mTTrraannssccoonndduuccttaannccee
–– CCuuttooffff rreeggiioonn
gm  0
–– LLiinneeaarr rreeggiioonn
gm  knVDS
–– SSaattuurraatteedd rreeggiioonn
g 
dIDS
dVGS
gm  kn VGS VT 
CCMMOOSS CChhaarraacctteerriissttiiccss
S
D
D
S



VDD
VIN VOUT
nnMMOOSS TTrraannssiissttoorr

CCuuttooffff rreeggiioonn ((VVGGSSnn>>VVTTnn))
IDSn  0
LLiinneeaarr rreeggiioonn ((VVGGSSnn<<VVTTnn,, VVDDSSnn>>VVGGSSnn--VVTTnn))
 V 2 
I  k V V V DSn

DSn n GSn

Tn DSn
2 

SSaattuurraatteedd rreeggiioonn ((VVGGSSnn<<VVTTnn,, VVDDSSnn<<VVGGSSnn--VVTTnn))
2
IDSn  kn
VGSn VTn 
2
1 VDSn 
ppMMOOSS TTrraannssiissttoorr




CCuuttooffff rreeggiioonn ((VVGGSSpp>>VVTTpp))
IDSp  0
LLiinneeaarr rreeggiioonn ((VVGGSSpp<<VVTTpp,, VVDDSSpp>>VVGGSSpp--VVTTpp))
 V 2 
I  k V V V DSp

DSp p GSp

Tp DSp
2 

SSaattuurraatteedd rreeggiioonn ((VVGGSSpp<<VVTTpp,, VVDDSSpp<<VVGGSSpp--VVTTpp))
2
IDSp  kp
VGSp VTp 
2
1 VDSp 
CCMMOOSS IInnvveerrtteerr
CCMMOOSS IInnvveerrtteerr
CCMMOOSS IInnvveerrtteerr
VGSn  Vin
VDSn  Vout
VGSp  Vin  VDD
VDSp  Vout VDD
Vtn Vtp
ppMMOOSS TTrraannssiissttoorr

2
CCuuttooffff rreeggiioonn ((VViinn>>VVDDDD--VVTT))
IDSp  0
LLiinneeaarr rreeggiioonn ((VViinn<<VVDDDD--VVTT,, VVoouutt>>VViinn++VVTT))
I  k

V V  V V V Vout
VDD

DS p in

DD T out DD
2 
SSaattuurraatteedd rreeggiioonn ((VViinn<<VVDDDD--VVTT,, VVoouutt<<VViinn++VVTT))
2
IDS  kp
Vin VDD VT 
2
1 Vout VDD 
CCMMOOSS IInnvveerrtteerr
Vin=5
Vin=4
Vin=1
Vin=2
Vin=3
Vin=2
CCMMOOSS IInnvveerrtteerr
Vin=5
Vin=4
Vin=0
Vin=1
Vin=2
Vin=3
Vin=2
NNeexxtt CCllaassss
NNooiissee MMaarrggiinn
SSttaattiicc LLooaadd IInnvveerrtteerrss
RReeaadd CChhaapptteerr 55

Más contenido relacionado

Más de Prakash Rao (20)

PAL
PALPAL
PAL
 
Digital Signal Processing by Dr. R. Prakash Rao
Digital Signal Processing by Dr. R. Prakash Rao Digital Signal Processing by Dr. R. Prakash Rao
Digital Signal Processing by Dr. R. Prakash Rao
 
Electromagnetic Theory and Transmission Lines by Dr. R. Prakash Rao
Electromagnetic Theory and Transmission Lines  by Dr. R. Prakash RaoElectromagnetic Theory and Transmission Lines  by Dr. R. Prakash Rao
Electromagnetic Theory and Transmission Lines by Dr. R. Prakash Rao
 
VLSI15
VLSI15VLSI15
VLSI15
 
VLSI12
VLSI12VLSI12
VLSI12
 
VLSI9
VLSI9VLSI9
VLSI9
 
VLSI6
VLSI6VLSI6
VLSI6
 
VLSI5
VLSI5VLSI5
VLSI5
 
VLSI4
VLSI4VLSI4
VLSI4
 
VLSI DESIGN
VLSI DESIGN VLSI DESIGN
VLSI DESIGN
 
Fet
FetFet
Fet
 
BIASING OF BJT
BIASING OF BJT BIASING OF BJT
BIASING OF BJT
 
Diode and its Applications
Diode and its Applications Diode and its Applications
Diode and its Applications
 
Hd10
Hd10Hd10
Hd10
 
Hd9
Hd9Hd9
Hd9
 
Hd8
Hd8Hd8
Hd8
 
Hd7
Hd7Hd7
Hd7
 
Hd5
Hd5Hd5
Hd5
 
Hd4
Hd4Hd4
Hd4
 
Hd3
Hd3Hd3
Hd3
 

VLSI2