Más contenido relacionado
La actualidad más candente (11)
Similar a Verilog-HDL Tutorial (15) software (20)
Más de Hiroki Nakahara (11)
Verilog-HDL Tutorial (15) software
- 11. 11
初回実行時には (FPGA上の) Nios II/e と
(PC上の) Nios II EDS が接続されていないので
接続設定を行います
Project nameと
Project EFL file
nameのパスが
正しいかチェック
- 15. Nios II Consoleに
「Hello from Nios II!」が表示されればOK
15
Downloading ELF Process failed が
表示される場合は,
Quartus II Programmer
を閉じましょう.
(JTAG のUSB通信を取り合うのが
原因らしい...)
- 30. まとめ
• DE0ボード上に Qsys を使って Nios II/e を含むシス
テムを生成
• Nios II EDSを使ってソフトウェアでハードウェアを
制御
‒ これからはソフトウェアでハードウェアを制御する時
代!
‒ たいていのハードウェアは既にペリフェラルとして供給
されている
‒ ハードウェアの設計は最小限に
• 設計時間を短縮しつつ, 楽に(バグが少なく), かつ高
性能なシステム設計がこれからのトレンド
30
- 31. 課題
• Qsys を使って Nios II/e を含むシステムをもう一度生成
して FPGA上に実現せよ (自分の手でやってみると一発で
動くのは難しいことがわかるはず)
• 生成したシステムで, 以下の動作を行うソフトウェアを
Nios II EDSで作成し, 実行せよ
‒ LEDGが左右に動く (速度は適当で良い)
‒ スライドスイッチのON/OFFに応じて, LEDGの点滅速度が変る
‒ RS232C通信を介して, PCからの値に応じてLEDGが点滅する・動
く
‒ 【難】RS232C通信を介して, PCに値を送る
(ヒント): io.h を開いて uart_0 のデバイスのパス "/dev/
uart_0" を調べる. fopenでそのデバイスを開いて, fprintf で書き
込めば良い. これを応用すれば, BSP を開いて編集する必要がなく
なる.
31