Personal Information
Organización/Lugar de trabajo
Noida Area, India India
Ocupación
Student at JSSATE
Etiquetas
hdl
udp
programming
verilog
verilog module
simulator
interconnect timing model
interconnect delay
of water level controller
algorithm advantage
introduction
application
working
Ver más
- Presentaciones
- Documentos
- Infografías