1. Phan Trung Kiên 1
Kiến trúc máy tính
Chương 5
HỆ THỐNG NHỚ MÁY
TÍNH
2. Phan Trung Kiên 2
Nội dung chương 5
Tổng quan về hệ thống nhớ
Bộ nhớ bán dẫn
Bộ nhớ chính
Bộ nhớ cache
Bộ nhớ ngoài.
3. Phan Trung Kiên 3
Các đặc trưng của hệ thống nhớ
Vị trí (location)
• Bên trong Bộ xử lý: Các thanh ghi
• Bộ nhớ trong: Bộ nhớ chính
Bộ nhớ cache
• Bộ nhớ ngoài: Đĩa từ, băng từ
Đĩa quang
Dung lượng (capacity)
• Độ dài ngăn nhớ (đơn vị là bit)
• Số lượng ngăn nhớ
4. Phan Trung Kiên 4
Các đặc trưng của hệ thống nhớ
Đơn vị truyền (unit of transfer)
• Truyền theo từ nhớ
• Truyền theo khối nhớ
Phương pháp truy nhập (access
method)
• Truy nhập tuần tự (băng từ)
• Truy nhập trực tiếp (đĩa từ, đĩa quang)
• Truy nhập ngẫu nhiên (bộ nhớ trong)
• Truy nhập liên kết (bộ nhớ cache)
5. Phan Trung Kiên 5
Các đặc trưng của hệ thống nhớ
Kiểu vật lý của bộ nhớ (physical type)
• Bộ nhớ bán dẫn
• Bộ nhớ từ: băng từ và đĩa từ
• Bộ nhớ quang: đĩa quang
Các đặc trưng vật lý (physical
characteristics)
• Bộ nhớ khả biến / không khả biến
• Bộ nhớ xóa được / không xóa được
6. Phan Trung Kiên 6
Phân cấp hệ thống nhớ
Từ trái sang phải:
• Dung lượng tăng dần
• Tốc độ trao đổi dữ liệu giảm dần
• Giá thành /1 bit giảm dần
• Tần suất BXL truy nhập giảm dần
• Mức trái chứa một phần dữ liệu của mức phải
Tập
thanh
ghi
Cache
L1
Cache
L2
Bộ
nhớ
chính
Bộ
nhớ
ngoài
Bộ xử lý
7. Phan Trung Kiên 7
Bộ nhớ bán dẫn
Phân loại
Tổ chức chip nhớ bán dẫn
Thiết kế các modul nhớ bán dẫn
8. Phan Trung Kiên 8
Bộ nhớ bán dẫn
Khả biếnBằng điện,
từng byte
Random Access
Memory (RAM)
Bằng điện,
từng khốiBộ nhớ
đọc - ghi
Flash memory
Bằng điện,
mức từng byte
Electrically Erasable
PROM (EEPROM)
Bằng tia cực
tím, cả chipBộ nhớ
hầu như
chỉ đọc
Erasable PROM
(EPROM)
Bằng điện
Programmable ROM
(PROM)
Không
khả biến
Mặt nạKhông
xóa được
Bộ nhớ
chỉ đọc
Read Only Memory
(ROM)
Tính
thay đổi
Cơ chế
ghi
Khả năng
xóa
Tiêu
chuẩn
Kiểu bộ nhớ
9. Phan Trung Kiên 9
ROM (Read Only Memory)
Là loại bộ nhớ không khả biến
Lưu trữ các thông tin:
• Thư viện các chương trình con
• Các chương trình hệ thống (BIOS)
• Các bảng chức năng
• Vi chương trình
10. Phan Trung Kiên 10
Các kiểu ROM
ROM mặt nạ (ROM cố định):
• Thông tin được ghi ngay khi sản xuất
• Rất đắt
PROM (Programmble ROM):
• Khi sản xuất chưa ghi dữ liệu
• Cần thiết bị chuyên dùng để ghi bằng chương
trình, chỉ ghi được một lần
EPROM (Erasable PROM):
• Khi sản xuất chưa ghi dữ liệu
• Cần thiết bị chuyên dụng để ghi bằng chương
trình, ghi được nhiều lần
• Trước khi ghi lại, phải xóa bằng tia cực tím
11. Phan Trung Kiên 11
Các kiểu ROM
EEPROM (Electrically Erasable
PROM):
• Có thể ghi theo từng byte
• Xóa bằng điện
• Ghi lâu hơn đọc
Flash memory (bộ nhớ cực nhanh)
• Ghi theo khối
• Xóa bằng điện
12. Phan Trung Kiên 12
RAM (Random Access Memory)
Bộ nhớ đọc / ghi
Khả biến
Lưu trữ thông tin tạm thời
Có hai loại RAM:
• SRAM (Static RAM)
• DRAM (Dynamic RAM)
13. Phan Trung Kiên 13
Các kiểu RAM
DRAM
• Các bit được lưu trữ trên tụ điện ? cần
phải có mạch làm tươi
• Cấu trúc đơn giản
• Dung lượng lớn
• Tốc độ chậm hơn SRAM
• Rẻ hơn SRAM
• Dùng làm bộ nhớ chính
14. Phan Trung Kiên 14
Các kiểu RAM
SRAM
• Các bit được lưu trữ bằng các Flip-Flop
• Không cần mạch làm tươi
• Cấu trúc phức tạp hơn DRAM
• Dung lượng nhỏ
• Tốc độ nhanh hơn DRAM
• Đắt hơn DRAM
• Dùng làm bộ nhớ cache
16. Phan Trung Kiên 16
Tổ chức ô nhớ
Ô nhớ là phần tử nhớ được 1 bit thông tin
Các tín hiệu:
• Tín hiệu chọn được gửi đến để chọn ô nhớ
• Tín hiệu điều khiển chỉ thị việc ghi hay đọc
• Tín hiệu thứ ba là đường dữ liệu
Chän
§iÒu khiÓn
D÷ liÖu vµo Chän
§iÒu khiÓn
D÷ liÖu ra
¤ nhí ¤ nhí
a) Ghi b) §äc
17. Phan Trung Kiên 17
Tổ chức của chip nhớ
Chip nhớ
D0
D1
Dm - 1
A0
A1
An - 1
CS
RD WR
.
.
.
.
.
.
.
.
18. Phan Trung Kiên 18
Các tín hiệu của chip nhớ
Các đường địa chỉ: A0 An - 1 có 2n
ngăn nhớ.
Các đường dữ liệu: D0 Dm - 1 độ
dài ngăn nhớ là m bit.
Dung lượng chip nhớ: 2n x m bit
Các đường điều khiển:
• Tín hiệu chọn chip: CS (Chip Select)
• Tín hiệu điều khiển đọc: RD / OE
• Tín hiệu điều khiển ghi: WR / WE
19. Phan Trung Kiên 19
Tổ chức của DRAM
Dùng n đường địa chỉ dồn kênh
cho phép truyền 2n bit địa chỉ
Tín hiệu chọn địa chỉ hàng RAS (Row
Address Select)
Tín hiệu chọn địa chỉ cột CAS
(Column Address Select)
Dung lượng của DRAM: 22n x m bit
22. Phan Trung Kiên 22
Thiết kế modul nhớ bán dẫn
Dung lượng chip nhớ là 2n x m bit
Cần thiết kế để tăng dung lượng:
• Tăng độ dài ngăn nhớ (tăng m)
• Tăng số lượng ngăn nhớ (tăng n)
• Kết hợp cả hai loại (tăng m và n)
23. Phan Trung Kiên 23
Tăng độ dài ngăn nhớ
Ví dụ 1:
• Cho chip nhớ SRAM: 8K x 4 bit
• Hãy thiết kế modul nhớ 8K x 8 bit
Giải:
• Dung lượng chip nhớ: 213 x 4 bit
• Chip nhớ có:
13 đường địa chỉ (A0 A12), 4 đường dữ liệu (D0 D3)
• Modul nhớ cần có:
13 đường địa chỉ (A0 A12), 8 đường dữ liệu (D0 D7)
24. Phan Trung Kiên 24
Hình vẽ (ví dụ 1)
A0 A12
8K x 4 bit
D0D3
CS
WE OE
A0 A12
A0 A12
8K x 4 bit
D0 D3
CS
WE OE
CS
WE
OE
D0 D3
D4 D7
25. Phan Trung Kiên 25
Tăng độ dài ngăn nhớ
Bài toán tăng độ dài tổng quát:
Cho chip nhớ 2n x m bit
Cần thiết kế modul nhớ 2n x (k.m) bit
Cần ghép nối k chip nhớ
26. Phan Trung Kiên 26
Tăng số lượng ngăn nhớ
Ví dụ 2:
• Cho chip nhớ SRAM: 4K x 4 bit
• Hãy thiết kế modul nhớ 8K x 4 bit
Giải:
• Dung lượng chip nhớ: 212 x 4 bit
• Chip nhớ có:
12 đường địa chỉ (A0 A11), 4 đường dữ liệu (D0D3)
• Modul nhớ cần có:
13 đường địa chỉ (A0 A12), 4 đường dữ liệu (D0D3)
27. Phan Trung Kiên 27
Hình vẽ (ví dụ 2)
A0 A11
D0 D3
CS
WE OE
A0 A11
D0 D3
CS
WE OE
11X1
1
0
0
1
0
1
0
0
Y0Y1AG
A0 A11
WE
OE
A Y0
G Y1
A12
D0 D3
CS
28. Phan Trung Kiên 28
Tăng số lượng ngăn nhớ
Bài toán tăng số lượng tổng quát:
Cho chip nhớ 2n x m bit
Cần ghép nối modul nhớ: 2k+n x m bit
Cần ghép nối 2k chip và phải dùng
bộ giải mã k: 2k (k 2k)
29. Phan Trung Kiên 29
Tăng số lượng và độ dài ngăn nhớ
Ví dụ 3:
• Cho chip nhớ SRAM: 8K x 4 bit
• Hãy thiết kế modul nhớ 16K x 8 bit
Giải:
• Dung lượng chip nhớ: 213 x 4 bit
• Chip nhớ có:
13 đường địa chỉ (A0 A12), 4 đường dữ liệu (D0D3)
• Modul nhớ cần có:
14 đường địa chỉ (A0 A13), 8 đường dữ liệu (D0D7)
30. Phan Trung Kiên 30
Hình vẽ (ví dụ 3)
A0A12
D0D3
CS
WE OE
A0A12
D0D3
CS
WE OE
A0A12
D0D3
CS
WE OE
A0A12
D0D3
CS
WE OE
A Y0
G Y1
A0 A12
WE
OE
A13
CS
D0 D7
D0 D7
31. Phan Trung Kiên 31
Tăng số lượng và độ dài ngăn nhớ
Bài toán tăng số lượng và độ dài tổng quát:
Cho chip nhớ 2n x m bit
Cần ghép nối modul nhớ: 2p+n x (q.m) bit
Cần ghép nối q.2p chip thành 2p bộ, mỗi
bộ q chip và phải dùng bộ giải mã p: 2p (p
2p)
32. Phan Trung Kiên 32
Bộ nhớ chính
Các đặc trưng cơ bản
• Chứa các chương trình đang thực hiện và
các dữ liệu đang được sử dụng
• Tồn tại trên mọi hệ thống máy tính
• Được đánh địa chỉ trực tiếp bởi CPU: có
nhiều ngăn nhớ, mỗi ngăn nhớ được gán một
địa chỉ xác định
• Việc quản lý lôgic BNC tùy thuộc vào từng
HĐH
• Về nguyên tắc, người lập trình có thể can
thiệp trực tiếp vào toàn bộ BNC của máy tính
33. Phan Trung Kiên 33
Bộ nhớ chính
Tổ chức bộ nhớ đan xen
• Độ rộng của bus dữ liệu để trao đổi với
bộ nhớ: m = 8, 16, 32, 64, ... bit
• Các ngăn nhớ tổ chức theo byte
34. Phan Trung Kiên 34
Ví dụ: m = 8 bit
Bus hệ thống
Bank nhớĐịa chỉ
0
1
2
3
n
. . . . .
35. Phan Trung Kiên 35
m = 16 bit
Bus hệ thống
Bank 0 Bank 1Địa chỉ
. . . . .
0
2
4
6
2n
Địa chỉ
1
3
5
7
2n+1
. . . . .
36. Phan Trung Kiên 36
m = 32 bit
Bus hệ thống
Bank 0Địa chỉ
. . . . .
0
4
8
12
4n
Bank 1Địa chỉ
. . . . .
1
5
9
13
4n+1
Bank 2Địa chỉ
. . . . .
2
6
10
14
4n+2
Bank 3
. . . . .
3
7
11
15
4n+3
Địa chỉ
37. Phan Trung Kiên 37
Bộ nhớ cache
Nguyên tắc chung
Các kỹ thuật ánh xạ địa chỉ
Các thuật toán thay thế
Hoạt động của cache
Bài tập
38. Phan Trung Kiên 38
Nguyên tắc chung
Cache có tốc độ nhanh hơn bộ nhớ chính
Cache được đặt giữa CPU và bộ nhớ
chính nhằm tăng tốc độ truy nhập bộ nhớ
của CPU
Cache có thể được đặt trên chip CPU
39. Phan Trung Kiên 39
Các khái niệm
Cache hit, cache miss:
• Cache hit (trúng cache): khi CPU truy nhập một từ
nhớ mà từ nhớ đó đang có trong cache.
• Cache miss (trượt cache): khi CPU truy nhập một từ
nhớ mà từ nhớ đó không có trong cache.
Nguyên lý định vị tham số bộ nhớ:
• Định vị về thời gian: Một mục thông tin vừa được truy
nhập thì có xác suất lớn là ngay sau đó nó được truy
nhập lại.
• Định vị về không gian: Một mục thông tin vừa được
truy nhập thì có xác suất lớn là ngay sau đó các mục
lân cận sẽ được truy nhập.
40. Phan Trung Kiên 40
Các khái niệm
Trao đổi thông tin giữa cache và BNC:
• BNC được chia thành các Block nhớ
• Cache được chia thành các Line nhớ
• Kích thước Line bằng kích thước Block
Số lượng Line << Số lượng Block
Mỗi Line trong cache được gắn thêm một
Tag để xác định Block nào (của BNC)
đang ở trong Line
42. Phan Trung Kiên 42
Các kỹ thuật ánh xạ địa chỉ
Ánh xạ trực tiếp (direct mapping)
Ánh xạ liên kết hoàn toàn
(fully associative mapping)
Ánh xạ liên kết tập hợp
(set associative mapping)
43. Phan Trung Kiên 43
Ánh xạ trực tiếp
Mỗi Block của BNC chỉ được ánh xạ vào một
Line duy nhất:
i = j mod m
• i: số hiệu Line trong cache
• j: số hiệu Block trong BNC
• m: số lượng Line trong cache
Cụ thể: B0 L0 Bm L0 . . .
B1 L1 Bm+1 L1 . . .
. . . . . .
Bm-1 Lm-1 B2m-1 Lm-1 . . .
45. Phan Trung Kiên 45
Ánh xạ trực tiếp
Khi đó, địa chỉ do CPU phát ra gồm 3 trường:
• Word: xác định số hiệu ngăn nhớ trong Block
Block (Line) có 2w ngăn nhớ
• Line: xác định số hiệu Line trong cache
Cache có 2r Line, cache chứa 2r + w ngăn nhớ
• Tag: xác định Block nào đang ở trong Line
BNC chứa 2(s - r) + r + w = 2s + w ngăn nhớ
Tag Line Word
s - r bit w bitr bit
46. Phan Trung Kiên 46
Ví dụ 1
Cho máy tính có dung lượng:
• BNC = 128 MB, cache = 256 KB, line = 32 byte,
• Độ dài ngăn nhớ = 1 byte.
Tìm dạng địa chỉ do BXL phát ra?
Giải: Ta có:
• BNC = 128 MB = 27 * 220 byte = 227 byte
• Cache = 256 KB = 28 * 210 byte = 218 byte
• Line = 32 byte = 25 byte w = 5
• Số lượng Line trong cache: 218/25 = 213 r = 13
• Số bit của phần Tag: 27 - 13 - 5 = 9, s - r = 9
5139
47. Phan Trung Kiên 47
Ví dụ 2
Cho máy tính có dung lượng:
• BNC = 256 MB, cache = 64 KB, line = 16 byte,
• Độ dài ngăn nhớ = 4 byte.
Tìm dạng địa chỉ do BXL phát ra?
Giải: Ta có:
• BNC = 256 MB = 228 byte = 228/22 = 226 ng/nhớ
• Cache = 64 KB = 216 byte = 216/22 = 214 ng/nhớ
• Line = 16 byte =24/22 = 22 ng/nhớ w = 2
• Số lượng Line trong cache: 214/22 = 210 r = 10
• Số bit của phần Tag: 26 - 10 - 2 = 9, s - r = 14
21014
49. Phan Trung Kiên 49
Nhận xét
Ưu điểm:
• Dễ thực hiện, vì một Block được ánh xạ
cố định vào một Line không cần
thuật toán chọn Line.
• Thiết kế mạch đơn giản.
Nhược điểm:
• Tỉ lệ cache hit thấp.
50. Phan Trung Kiên 50
ánh xạ liên kết hoàn toàn
Mỗi Block trong BNC được ánh xạ vào một Line
bất kỳ trong Cache
Khi đó, địa chỉ do BXL phát ra có dạng:
• Word: xác định ngăn nhớ trong Block
Block có 2w ngăn nhớ
• Tag: xác định Block đang ở trong Line
Số lượng Block: 2s
Dung lượng BNC: 2s + w ngăn nhớ
Tag Word
s bit w bit
52. Phan Trung Kiên 52
Nhận xét
Ưu điểm:
• Tỉ lệ cache hit cao hơn ánh xạ trực tiếp
vì một Block được phép vào một Line
bất kỳ.
Nhược điểm:
• Thiết kế mạch tương đối phức tạp, thể
hiện ở mạch so sánh.
53. Phan Trung Kiên 53
Ánh xạ liên kết tập hợp
Cache được chia thành nhiều Set, mỗi
Set gồm nhiều Line liên tiếp
Một Block của BNC chỉ được ánh xạ vào
một Set duy nhất trong cache, nhưng
được ánh xạ vào Line bất kỳ trong set đó:
i = j mod v
• i: số hiệu Set trong cache
• j: số hiệu Block trong BNC
• v: số lượng Set trong cache
54. Phan Trung Kiên 54
Ánh xạ liên kết tập hợp
Khi đó, địa chỉ do BXL phát ra gồm:
• Word: xác định số hiệu ngăn nhớ trong Block
Block (Line) có 2w ngăn nhớ
• Set: xác định số hiệu Set trong cache
Cache có 2d Set
• Tag: xác định Block nào đang ở trong Line
BNC chứa 2(s - d) + d + w = 2s + w ngăn nhớ
Tag Set Word
s - d bit w bitd bit
55. Phan Trung Kiên 55
Ví dụ 1
Cho máy tính có dung lượng:
• BNC = 512 MB, cache = 128 KB, line = 32 byte,
• Set = 8 Line, độ dài ngăn nhớ = 1 byte.
Tìm dạng địa chỉ do BXL phát ra?
Giải: Ta có:
• BNC = 512 MB = 229 byte; Cache = 128 KB = 217 byte
• Line = 25 byte w = 5
• Dung lượng Set: 23 * 25 = 28 byte
số lượng Set trong Cache: 217/28 = 29 d = 9
• Số bit của phần Tag: 29 - 9 - 5 = 15, s - d = 15
5915
56. Phan Trung Kiên 56
Ví dụ 2
Cho máy tính có dung lượng:
• BNC = 256 MB, cache = 128 KB, line = 64 byte,
• Set = 4 Line, độ dài ngăn nhớ = 4 byte.
Tìm dạng địa chỉ do BXL phát ra?
Giải: Ta có:
• BNC = 228 byte = 228/22 = 226 ng/nhớ
• Cache = 217 byte = 217/22 = 215 ng/nhớ
• Line = 26/22 = 24 ng/nhớ ? w = 4
• D/l Set: 22 * 24= 26 s/l Set: 215/26 = 29 d
= 9
• Số bit của phần Tag: 26 - 9 - 4 = 12, s - d =
12 5912
58. Phan Trung Kiên 58
Nhận xét
ưu điểm:
• Tỉ lệ cache hit cao vì một Block được
phép vào một Line bất kỳ trong Set, và
dễ so sánh.
• Đây là kỹ thuật ánh xạ tốt nhất trong 3
kỹ thuật.
Nhược điểm:
• Thiết kế mạch phức tạp.
59. Phan Trung Kiên 59
Các thuật toán thay thế
Kỹ thuật ánh xạ trực tiếp: Không thay
được
Hai kỹ thuật ánh xạ liên kết: có 4 thuật
toán
• Random: thay ngẫu nhiên một Block cũ nào
đó
? Dễ thực hiện, nhanh nhất, tỉ lệ cache hit thấp.
• FIFO (First In - First Out): thay Block ở đầu
tiên trong số các Block đang có trong cache
? tỉ lệ cache hit không cao
• LFU (Least Frequently Used): thay Block
được dùng với tần suất ít nhất ? tỉ lệ cache
hit tương đối cao
60. Phan Trung Kiên 60
Hoạt động của cache
Đọc:
• Nếu cache hit: đọc ngăn nhớ từ cache
• Nếu cache miss: thay Block ? cache hit
Ghi:
• Nếu cache hit: có 2 phương pháp:
Write through: ghi dữ liệu vào cả cache và cả
BNC
không cần thiết, tốc độ chậm, mạch đơn giản.
Write back: chỉ ghi vào cache, khi nào Block
(trong cache) được ghi bị thay đi ghi vào BNC
tốc độ nhanh, mạch phức tạp.
• Nếu cache miss: thay Block cache hit
61. Phan Trung Kiên 61
Hoạt động của cache
BXL Cache BNC
a) Write Through
BXL Cache BNC
b) Write Back
62. Phan Trung Kiên 62
Ví dụ cache trên các bộ xử lý Intel
80386: không có cache trên chip
80486: • 8KB, kích thước Line: 16 byte
• ánh xạ liên kết tập hợp 4 đường
Pentium: có hai cache L1 trên chip
• Cache lệnh: 8KB, cache dữ liệu: 8KB:
Petium 4: cache L1 (2 loại) và L2 trên chip:
• Cache L1: + Mỗi cache: 8KB, kích thước Line: 64 byte
+ Ánh xạ liên kết tập hợp 4 đường
• Cache L2: + 256KB, kích thước Line: 128 byte
+ Ánh xạ liên kết tập hợp 8 đường
63. Phan Trung Kiên 63
Bộ nhớ ngoài
Đĩa từ
RAID
Đĩa quang
Flash disk
Băng từ
64. Phan Trung Kiên 64
Các đặc tính của đĩa từ
Đầu từ cố định hay chuyển động
Đĩa cố định hay thay đổi
Một mặt hay hai mặt
Một hay nhiều đĩa
Cơ chế đầu từ
• Tiếp xúc (đĩa mềm)
• Không tiếp xúc: + Khe cố định
+ Khe thay đổi
69. Phan Trung Kiên 69
Tốc độ đĩa
Thời gian truy nhập = t/g tìm kiếm + t/g trễ
Tốc độ truyền
Thời gian tìm kiếm
• Di chuyển đầu từ đến đúng rãnh
Thời gian trễ
• Chờ đến khi dữ liệu nằm ngay dưới đầu từ
70. Phan Trung Kiên 70
Đĩa mềm
8”, 5.25”, 3.5”
Tốc độ chậm
Thông dụng
Dung lượng nhỏ
• Chỉ tới 1.44MB
(loại 2.88 MB không phổ dụng)
Rẻ tiền
Tương lai có thể không dùng nữa?
72. Phan Trung Kiên 72
Đĩa cứng
Do IBM phát triển
Một hoặc nhiều đĩa
Thông dụng
Dung lượng tăng rất nhanh
• 2003: 20 GB, 30 GB, 40 GB
• 2004: > 300 GB
Tốc độ đọc/ghi nhanh
Giá thành rẻ
73. Phan Trung Kiên 73
Đĩa cứng
Đĩa
Trục quay
Cần mang đầu từ
Cơ cấu chuyển động
đầu từ
Cáp dữ liệu
(SCSI hoặc EIDE)
Điện
Đầu từ
74. Phan Trung Kiên 74
RAID
Redundant Array of Independent Disks
Có 7 loại RAID (RAID 0 RAID 6)
Không phân cấp RAID
Tập hợp nhiều đĩa vật lý được HĐH coi
như một đĩa (logic) duy nhất
Dữ liệu được phân bố trên nhiều đĩa vật lý
khác nhau
Dung lượng RAID lên tới hàng nghìn GB
Do dung lượng lớn cần có một phần
đĩa dùng để lưu trữ thông tin an toàn
75. Phan Trung Kiên 75
RAID 0
Không có phần dư thừa (thông tin an
toàn)
Dữ liệu được chứa trong các strip
Tăng tốc độ:
• Dữ liệu không chứa trên cùng một đĩa
• Các đĩa tìm kiếm theo cơ chế song song
77. Phan Trung Kiên 77
RAID 1
Dùng kỹ thuật mirroring (n + n đĩa)
Dữ liệu được chứa trong các strip, được nhân
thành 2 bản chứa trên 2 đĩa khác nhau
Khi đọc: bất kỳ bản nào; Khi ghi: ghi vào cả hai
bản
Khi bị lỗi: đọc từ bản kia và nhân bản lại
Giá thành đắt
78. Phan Trung Kiên 78
RAID 2
Dùng (n + m) đĩa: n đĩa dữ liệu, m đĩa mã Hamming
Các strip rất bé: khoảng 1 hoặc 2 byte
Việc sửa lỗi được tính dựa theo các bit tương
ứng trên các đĩa
Nhiều đĩa chứa mã Hamming để sửa lỗi ở các
vị trí tương ứng
Nhiều phần dư thừa: đắt; không phổ dụng
79. Phan Trung Kiên 79
RAID 3
Tương tự RAID 2, nhưng phần thông tin an toàn chỉ
dùng 1 đĩa
Chỉ dùng 1 bit parity cho tập các bit dữ liệu tương
ứng
Dữ liệu bị lỗi được khôi phục lại nhờ phần dữ liệu
“còn sống” và thông tin parity:
1 + 3 + 8 + ? = 20 ? = 7
Tốc độ truyền dữ liệu nhanh
80. Phan Trung Kiên 80
RAID 4
Mỗi đĩa hoạt động độc lập
Thích hợp với truyền dữ liệu tốc độ cao
Strip lớn
Bit parity được tính toán dựa vào các strip trên
mỗi đĩa
Parity được lưu trữ trên đĩa parity theo từng khối
81. Phan Trung Kiên 81
RAID 5
Tương tự RAID 4, nhưng parity được
phân bố đều trên các đĩa tránh được
tắc nghẽn trên đĩa parity.
Thường được dùng trong các server
mạng
82. Phan Trung Kiên 82
RAID 6
Dùng (n + 2) đĩa
Dùng 2 khối parity
Hai khối parity được lưu trữ riêng biệt trên
các đĩa khác nhau
83. Phan Trung Kiên 83
Đĩa quang CD-ROM
Dung lượng thông dụng: 650MB
700MB
Chất dẻo được phủ một lớp
polycarbonate, bên dưới tráng lớp có khả
năng phản xạ cao, thường là nhôm
Dữ liệu được lưu trữ nhờ các hốc (pit) và
phần bằng (land)
Đọc dữ liệu dựa vào sự phản xạ tia laser
84. Phan Trung Kiên 84
Hoạt động của đĩa CD
Nh·n ®Üa
TÇng b¶o vÖ (axit acrylic)
TÇng ph¶n x¹ (nh«m)
Líp polycarbonate (plastic)
§Üa CD-ROM, dung l−îng 682 MB
C¸c tiªu ®iÓm laser trªn c¸c hèc
polycarbonate ë phÝa tr−íc tÇng ph¶n x¹
Axit acrylic b¶o vÖ
Polycarbonate
Hèc
PhÇn
b»ng Nh«m
Göi/nhËn tia laser
85. Phan Trung Kiên 85
Vận tốc đĩa CD-ROM
Đĩa nhạc có vận tốc đơn
• Kiểu đọc: vận tốc tuyến tính không đổi (CLV -
Constant Linier Velocity)
• 1,2 m/s
• Rãnh (xoáy ốc) dài khoảng 5,27 km
• Thời gian đọc cần 4391giây = 73,2 phút
• Tốc độ đọc cơ sở: 150Kb/s
Các tốc độ khác là bội số, ví dụ: 48x, 52x,
...
87. Phan Trung Kiên 87
Các bộ nhớ quang khác
CD-R (CD Recordable)
• WORM
• Tương thích với ổ đĩa CD-ROM
CD-RW (CD ReWriteable)
• Có thể xóa được
• Không đắt
• Hầu hết tương thích với ổ đĩa CD-ROM
• Thay đổi pha
Dùng vật liệu có hai hệ số phản xạ khác
nhau thuộc hai pha khác nhau
88. Phan Trung Kiên 88
Các bộ nhớ quang khác
DVD
• Digital Video Disk: chỉ dùng trên ổ đĩa xem video
• Digital Versatile Disk: dùng trên ổ máy tính
• Ghi một hoặc hai mặt
• Nhiều lớp trên một mặt
• Dung lượng: 4,7 GB trên một lớp
Líp polycarbonate, mÆt 2
Líp polycarbonate, mÆt 1
TÇng b¸n ph¶n x¹, mÆt 2
TÇng b¸n ph¶n x¹, mÆt 1
TÇng polycarbonate, mÆt 2
TÇng polycarbonate, mÆt 1
TÇng ph¶n x¹ hoµn toµn, mÆt 2
TÇng ph¶n x¹ hoµn toµn, mÆt 1
C¸c tiªu ®iÓm trªn c¸c hèc cña
mét tÇng (cña mét mÆt). §Üa
ph¶i ®−îc lËt ®Ó ®äc mÆt kia
§Üa DVD, hai mÆt, hai tÇng, dung l−îng: 17 GB
89. Phan Trung Kiên 89
Flash disk
Kết nối qua cổng USB
Không phải dạng đĩa
Bộ nhớ bán dẫn cực nhanh (flash memory)
Dung lượng tăng nhanh
Thuận tiện
90. Phan Trung Kiên 90
Băng từ
Băng từ
• Truy nhập tuần tự
• Tốc độ chậm
• Giá thành rất rẻ
• Dùng để lưu trữ và backup
Băng audio số (DAT)
• Được dùng với đầu từ quay (như đầu từ video)
• Dung lượng tương đối lớn
4 GB không nén
8 GB nén
• Dùng để backup PC, server mạng
91. Phan Trung Kiên 91
Hệ thống nhớ trên PC hiện nay
Bộ nhớ cache: tích hợp trên chip vi xử lý
Bộ nhớ chính: tồn tại dưới dạng các mô-
đun nhớ RAM
• SIMM – Single Inline Memory Module
30 chân: 8 đường dữ liệu
72 chân: 32 đường dữ liệu
• DIMM - Dual Inline Memory Module
168 chân: 64 đường dữ liệu
• RIMM – Rambus DRAM
92. Phan Trung Kiên 92
Hệ thống nhớ trên PC (tiếp)
ROM BIOS chứa các chương trình sau:
• Chương trình POST (Power On Self Test)
• Chương trình CMOS Setup
• Chương trình Bootstrap loader
• Các trình điều khiển vào-ra cơ bản (BIOS)
CMOS RAM:
• Cấu hình hệ thống
• Đồng hồ hệ thống
• Có pin nuôi riêng
Video RAM: quản lý thông tin của màn hình
Các loại bộ nhớ ngoài
94. Phan Trung Kiên 94
Câu hỏi
Câu 1: Mô tả hoạt động của kỹ thuật
ánh xạ trực tiếp
Câu 2: Mô tả hoạt động của kỹ thuật
ánh xạ liên kết hoàn toàn
Câu 3: Mô tả hoạt động của kỹ thuật
ánh xạ liên kết tập hợp
95. Phan Trung Kiên 95
Bài tập
Bài 1: Cho IC nhớ có dung lượng 8K x 8 bit.
Hãy thiết kế modul nhớ có dung lượng 8K x 32
bit.
Bài 2: Cho IC nhớ có dung lượng 4K x 16 bit.
Hãy thiết kế modul nhớ có dung lượng 16K x 16
bit.
Bài 3: Cho IC nhớ có dung lượng 4K x 8 bit.
Hãy thiết kế modul nhớ có dung lượng 32K x 8
bit.
Bài 4: Cho IC nhớ có dung lượng 8K x 4 bit. Chỉ
dùng Bộ giải mã 2:4, hãy thiết kế modul nhớ có
dung lượng 16K x 4 bit.
96. Phan Trung Kiên 96
Bài tập
Bài 5: Cho IC nhớ có dung lượng 4K x 8
bit. Chỉ dùng Bộ giải mã 3: 8, hãy thiết kế
modul nhớ có dung lượng 8K x 8 bit.
Bài 6: Cho IC nhớ có dung lượng 2K x 8
bit. Chỉ dung Bộ giải mã 3:8, hãy thiết kế
modul nhớ có dung lượng 8K x 8 bit.
Bài 7: Cho IC nhớ có dung lượng 8K x 8
bit. Chỉ dùng Bộ giải mã 1:2, hãy thiết kế
modul nhớ có dung lượng 32K x 8bit.
97. Phan Trung Kiên 97
Bài tập
Bài 8: Cho IC nhớ có dung lượng 8K x 8
bit. Chỉ dùng Bộ giải mã 1:2, hãy thiết kế
modul nhớ có dung lượng 64K x 32 bit.
Bài 9: Cho IC nhớ có dung lượng 8K x 4
bit. Chỉ dùng Bộ giải mã 2:4, hãy thiết kế
modul nhớ có dung lượng 64K x 4 bit.