Recomendados
Más contenido relacionado
Destacado
Similar a 最终版
Similar a 最终版 (20)
Último
Último (6)
最终版
- 1. >> 0 >> 1 >> 2 >> 3 >> 4 >> 欢迎来到数字新世界 如果你准备好了就单击鼠标左键开始吧！
- 2. >> 0 >> 1 >> 2 >> 3 >> 4 >> 8
- 3. >> 0 >> 1 >> 2 >> 3 >> 4 >> 7
- 4. >> 0 >> 1 >> 2 >> 3 >> 4 >> 6
- 5. >> 0 >> 1 >> 2 >> 3 >> 4 >> 5
- 6. >> 0 >> 1 >> 2 >> 3 >> 4 >> 4
- 7. >> 0 >> 1 >> 2 >> 3 >> 4 >> 3
- 8. >> 0 >> 1 >> 2 >> 3 >> 4 >>
- 9. >> 0 >> 1 >> 2 >> 3 >> 4 >>
- 10. >> 0 >> 1 >> 2 >> 3 >> 4 >> 让我们一起 进入这个神奇的世界
- 12. 做的不好 各位 老请 领导 师 多多批 指正！评 谢谢 ！
- 13. 1. 入章目 后，可点 任一章播放。进 录 击 2. 入 目 后，可点 任一 播放。进 节 录 击 节 3. 一 播放 束 ，可 播放，也可点 本 最后一 幻灯片右下每 节 结 时 继续 击 节 页 角的按 ，回到上一 目 ，再点 目 幻灯片右下角的按 ，即可回到钮 级 录 击节 录 钮 章目 。录 4. 点 任一 幻灯片右下角的按 ，均可回到上一 目 。击 页 钮 级 录 5. 点 左上角退出按 可退出 件。击 钮 课 在修改 件 程中， 件的 入、排版、 、 画 音效 程 演示做了课 过 课 录 绘图 动 编 大量工作，所以希望使用此 件的人能注意知 保 ！ ！课 识产权 护 谢谢 由于 促， 免有不妥之 ，敬 者和 家批 指正。时间仓 难 处 请读 专 评 然 2009 年 3 月
- 15. 结束 第３章 系统总线 第４章 存储器 第５章 输入输出系统 第６章 计算机的运算方法 第７章 指令系统 第８章 CPU 的结构和功能 第９章 控制单元的功能 第10章 控制单元的设计 第２章 计算机的发展及应用 第１章 计算机系统概论
- 16. 结束 1.1 计算机系统简介 1.4 本书结构 1.3 计算机硬件的主要技术指标 1.2 计算机的基本组成 第１章 计算机系统概论
- 17. 结束 1.1 计算机系统简介 由具有各类特殊功能 的信息（程序）组成 1. 计算机系统 计 算 机 系 统 计算机的实体， 如主机、外设等 一、 计算机的软硬件概念 硬件 软件
- 20. 结束 二、计算机系统的层次结构 高级语言 虚拟机器 M3 汇编语言 虚拟机器 M2 操作系统 虚拟机器 机器语言 实际机器 M1 微指令系统 微程序机器 M0 1.11.1
- 21. 结束 用编译程序翻译 成汇编语言程序 用汇编程序翻译 成机器语言程序 用机器语言解释操作系统 用微指令解释机器指令 由硬件直接执行微指令 软 件 硬 件 1.11.1 虚拟机器 M4 虚拟机器 M3 虚拟机器 M2 实际机器 M1 微程序机器 M0
- 23. 结束 1.2 计算机的基本组成 1. 计算机由五大部件组成 3. 指令和数据用二进制表示 4. 指令由操作码和地址码组成 6. 以运算器为中心 2. 指令和数据以同等地位存于存储器， 可按地址寻访 5. 存储程序 一、冯 · 诺依曼计算机的特点 5. 存储程序
- 24. 结束 算术运算 逻辑运算 存放数据 和程序将信息转换成机 器能识别的形式 将结果转换成 人们熟悉的形式 指挥程 序 1.21.2冯 · 诺依曼计算机硬件框图 存储器 输入设备 运算器 控制器 输出设备
- 25. 结束 1.21.2冯 · 诺依曼计算机硬件框 图 存储器 输入设备 运算器 控制器 输出设备
- 26. 结束 二、计算机硬件框图 1.21.2 1. 以存储器为中心的计算机硬件框图 程序 存储器 输出设 备 输入设 备 运算器 控制器 数据 结果 计算
- 27. 结束 ALU 主存 辅存 CPU 主机 I/O 设备 硬件 CU 2. 现代计算机硬件框图 存储器 输入设备 运算器 输出设备 控制器 1.21.2 ALU CPU 主机 I/O 设备 CU 主 存
- 28. 结束 1. 上机前的准备 • 建立数学模型 −+−+−= ! x9 ! x7 ! x5 ! x3 xx 9753 sin … • 编制解题程序 • 确定计算方法 程序 —— 运算的 全部步骤 0, 1, 2, )()( 2 1 n yn xynx =+=√ … 指令 —— 每 一个步骤 1.21.2三、计算机的工作步骤
- 29. 结束 取 x 至运算器中 乘以 x 在运算器中 乘以 a 在运算器中 存 ax2 在存储器中 取 b 至运算器中 乘以 x 在运算器中 加 ax2 在运算器中 加 c 在运算器中 = (ax + b)x + c 取 x 至运算器中 乘以 a 在运算器中 加 b 在运算器中 乘以 x 在运算器中 加 c 在运算器中 计算 ax2 + bx + c 1.21.2编程举例
- 30. 结束 000001 0000001000 打印 停机 取数 α [α] ACC 存数 β [ACC] β 加 γ [ACC]+[γ] ACC 乘 δ [ACC]×[δ] ACC 指令格式举例 1.21.2 操作码 地址码 [ σ ] 打印机
- 31. 结束 指令和数据存 于主存单元的 地址 指令 注释操作码 地址码 0 00000 1 000000100 0 取数 x 至 ACC 1 00010 0 000000100 1 乘 a 得 ax, 存于 ACC 中 2 00001 1 000000101 0 加 b 得 ax+b , 存于 ACC 中 3 00010 0 000000100 0 乘 x 得（ ax+b)x, 存于 ACC 中 4 00001 1 000000101 1 加 c 得 ax2 + bx + c, 存于 ACC 5 00001 0 000000110 0 将 ax2 + bx +c, 存于主存 单元 6 00010 000000110 打印 1.21.2计算 ax2 + bx + c 程序清单
- 32. 结束 存储体 大楼 存储单元 存放一串二进制代码 存储字 存储单元中二进制代码的组合 存储字长 存储单元中二进制代码的位数 每个存储单元赋予一个地址号 按地址寻访 – 存储单元– 存储元件（ 0/1 ） – 房间 – 床位（无人 / 有人） (1) 存储器的基本组成 1.21.2 MDR 主存储器 存储体 MAR 2. 计算机的解题过程
- 33. 结束 MAR MDR 存储单元个数 16 存储字长 8 设 MAR= 4 位 MDR= 8 位 1.21.2 存储器地址寄存器 反映存储单元的个数 存储器数据寄存器 反映存储字长 (1) 存储器的基本组成 MDR 主存储器 存储体 MAR
- 34. 结束 ACC MQ X (2) 运算器的基本组成及操作过程 1.21.2 运算器 MQACC ALU X 被加数 被减数 被除数 乘数 商 加数 减数 被乘数 除数 加法 减法 乘法 除法 和 差 余数 乘积高位 乘积低位
- 35. 结束 运算器 MQACC ALU X ACC 被加数 ACC 初态 ① 加法操作过程 1.21.2 [ACC]+[X] ALU [M] X X ACC ACC 指令 加 M
- 36. 结束 1.21.2② 减法操作过程 运算器 MQACC ALU X 指令 减 M ACC 被减数 ACC 初态 [M] X X [ACC]-[X] ALU ACC ACC
- 37. 结束 运算器 MQACC ALU X ACC ACC 被乘数初态 1.21.2 MQ [M] MQ 指令 乘 M ③ 乘法操作过程 X [ACC] X ALU [X]×[MQ] 0 0 ACC ACC∥MQ ACC MQ
- 38. 结束 运算器 MQACC ALU X ACC 被除数 ACC 初态 1.21.2 [ACC]÷[X] ALU MQ ACC MQ 余数在 ACC 中 指令 除 M [M] X X ④ 除法操作过程
- 39. 结束 取指令 分析指令 执行指令 PC IR CU PCIR CU 取指 执行 PC 存放当前欲执行指令的地址， 具有计数功能（ PC ） + 1 PC IR 存放当前欲执行的指令 访存 访存 完 成 一 条 指 令 1.21.2(3) 控制器的基本组成
- 40. 结束 1 2 3 5 6 7 8 9 以取数指令为例 4 (4) 主机完成一条指令的过程 1.21.2 CU 控制 单元 主存储器 MDRMAR 存储体 CPU PC 控制器 IR … 运算器 MQACC ALU X I/O 设 备
- 41. 结束 1 2 3 5 6 7 9 8 以存数指令为例 4 1.21.2(4) 主机完成一条指令的过程 CU 控制 单元 主存储器 MDRMAR 存储体 CPU PC 控制器 IR … 运算器 MQACC ALU X I/O 设 备
- 42. 结束 (5) ax2 + bx + c 程序的运行过程 • 将程序通过输入设备送至计算机 • 程序首地址 • 打印结果 • 分析指令 • 取指令 … • 停机 • 启动程序运行 ,(PC )+ 1 PC • 执行指令 1.21.2 MAR M MD R IRP C CUOP(IR) Ad(IR ) MAR M MD R ACC PC
- 43. 结束 1.3 计算机硬件的主要技术指 标 1. 机器字长 2. 运算速度 CPU 一次能处理数据的位数 与 CPU 中的 寄存器位数 有关 = n i =1 fi ti TM ∑吉普森法 主频 每秒执行百万条指令MIPS 执行一条指令所需时钟周期数CPI 每秒浮点运算次数FLOPS
- 44. 结束 221 = 256 KB 213 = 1 KB如 3. 存储容量 主存容量 辅存容量 存储单元个数 × 存储字长 字节数 字节数 80 GB 如 MAR MDR 容量 10 8 16 32 存放二进制信息的总位数 1.31.3 1K = 210 1B = 23 b 1GB = 230 b 1 K×8 位 64 K×32 位
- 47. 结束 1.4 本书结构 CPU 内部互连 ALU CU 寄存器 中央处理器 第３篇 CPU 计算机 I/O 系统总线 存储器 CPU
- 48. 结束 1.4 本书结构 CPU 内部互连 ALU CU 寄存器 中央处理器 寄存器 和解码器 控制单元 排队 逻辑 控制 存储器 第４篇 CU 计算机 I/O 系统总线 存储器 CPU
- 49. 结束 第２章 计算机的发展及应用 2.3 计算机的展望 2.2 计算机的应用 2.1 计算机的发展史 目录
- 50. 结束 2.1 计算机的发展史 一、计算机的产生和发展 1946 年 美国 ENIAC1955 年退役 十进制运算 18 000 1 500 150 30 1 500 多个电子管 多个继电器 千瓦 吨 平方英尺 5 000 次加法／秒 用手工搬动开关和拔插电缆来编程
- 52. 结束 硬件技术对计算机更新换代的影 响 100 000 000 超大规模 集成电路 1978 －现 在 五 10 000 000 大规模 集成电路1972 － 1977 1 000 000 中小规模 集成电路 1965 － 1971 200 000晶体管1958 － 1964 40 000电子管1946 － 1957 速度 /（次 /秒）硬件技术 时间代 三 四 二 一 2.12.1
- 53. 结束 第一台 von Neumann 系统结构的计算机2.12.1
- 54. 结束 IBM System ／ 360 2.12.1
- 55. 结束 2.12.1 1. IBM: BlueGene/L - eServer Blue Gene Solution 212 992 个 CPU 最大平均速度 478 200 GFLOPS 最快的五台超级计算机（截止到 2007.11 ）
- 56. 结束 2.12.1 2.IBM: JUGENE - Blue Gene/P Solution 65 536 个 CPU 最大平均速度 167 300 GFLOPS 最快的五台超级计算机（截止到 2007.11 ）
- 57. 结束 3.SGI: SGI Altix ICE 8200 2.12.1 14 336 个 CPU 最大平均速度 126 900 GFLOPS 最快的五台超级计算机（截止到 2007.11 ）
- 58. 结束 2.12.1 4. HP : EKA - Cluster Platform 3000 BL460c 14 240 个 CPU 最大平均速度 117 900 GFLOPS 最快的五台超级计算机（截止到 2007.11 ）
- 59. 结束 2.12.1最快的五台超级计算机（截止到 2007.11 ） 5. HP : Cluster Platform 3000 BL460c 13 728 个 CPU 最大平均速度 102 800 GFLOPS
- 61. 结束 二、微型计算机的出现和发展 微处理器芯片 存储器芯片1971 年 8 位 16 位 32 位 64 位 4 位（ 4004 ） 1970 年 256 位 1K 位 16K 位 64K 位 256K 位 1M 位 16M 位 64M 位 4K 位 4M 位 2.12.1
- 62. 结束 Moore 定律 Intel 公司的缔造者之一 Gordon Moore 提出 微芯片上集成的 晶体管数目每三年翻两番 2.12.1
- 63. 结束 Intel 公司的典型微处理器产品 8080 8 位 1974 年 8086 16 位 1979 年 2.9 万 个晶体管 80286 16 位 1982 年 13.4 万 个晶体管 80386 32 位 1985 年 27.5 万 个晶体管 80486 32 位 1989 年 120.0 万 个晶体管 Pentium 64 位（准） 1993 年 310.0 万个 晶体管 Pentium Pro 64 位（准） 1995 年 550.0 万个 晶体管 Pentium 64Ⅱ 位（准） 1997 年 750.0 万个 2.12.1 2007 年 芯片上可集成 3 亿 5 千万 个晶体 管 预计 2010 年 芯片上可集成 8 亿 个 晶体管
- 64. 结束 三、软件技术的兴起和发展 机器语言 面向机器 汇编语言 面向机器 高级语言 面向问题 FORTRAN 科学计算和工程计算 PASCAL 结构化程序设计 C ＋＋ 面向对象 Java 适应网络环境 1. 各种语言 2.12.1
- 65. 结束 2. 系统软件 语言处理程序 汇编程序 编译程序 解释程 操作系统 DOS UNIX Windows 服务性程序 装配 调试 诊断 排错 数据库管理系统 数据库和数据库管理软件 网络软件 2.12.1
- 66. 结束 3. 软件发展的特点 ⑴ 开发周期长 ⑵ 制作成本昂贵 ⑶ 检测软件产品质量的特殊性 软件是程序以及开发、使用和 维护程序所需要的所有文档 2.12.1
- 67. 结束 2.2 计算机的应用 一、科学计算和数据处理 二、工业控制和实时控制 三、网络技术 1. 电子商务 2. 网络教育 3. 敏捷制造
- 69. 结束 2.32.3 计算机的展望计算机的展望 一、计算机具有类似人脑的一些超级 智能功能 要求计算机的速度达 1015 / 秒 二、芯片集成度的提高受以下三方面的限 制 • 芯片集成度受物理极限的制约 • 按几何级数递增的制作成本 • 芯片的功耗、散热、线延
- 70. 结束 三、？替代传统的硅芯片 1. 光计算机 2. DNA 生物计算机 3. 量子计算机 利用光子取代电子进行运算和存 储 通过控制 DNA 分子间的生化反应 利用原子所具有的量子特性 2.32.3
- 71. 结束 第３章 系统总线 3.1 总线的基本概念 3.2 总线的分类 3.3 总线特性及性能指标 3.4 总线结构 3.5 总线控制
- 73. 结束 四、总线结构的计算机举例 1. 面向 CPU 的双总线结构框 图 中央处理器 CPU I/O 总线 M 总 线 3.13.1 主存 I/O 接口 I/O 设备 1 I/O 设备 2 … … I/O 接口 I/O 接口 I/O 设备 n
- 74. 结束 单总线（系统总线） 2. 单总线结构框图 CPU 主存 I/O 接 口 I/O 设备 1 I/O 设备 2 I/O 接 口 … I/O 设备 n I/O 接 口 … 3.13.1
- 75. 结束 3. 以存储器为中心的双总线结构框 图 系统总线 主 存 CPU I/O 接 口 I/O 设备 1 … I/O 设备 n I/O 接 口 … 存储总线 3.13.1
- 76. 结束 3.2 总线的分类 1. 片内总线 2. 系统总线 芯片内部 的总线 数据总线 地址总线 控制总线 双向 与机器字长、存储字长有关 单向 与存储地址、 I/O 地址有关 有出 有入 计算机各部件之间 的信息传输线 存储器读、存储器写 总线允许、中断确认中断请求、总线请求
- 77. 结束 3. 通信总线 串行通信总线 并行通信总线 传输方式 3.23.2 用于 计算机系统之间 或 计算机系统 与其他系统（如控制仪表、移动通信等） 之间的通信
- 79. 结束 1. 机械特性 2. 电气特性 3. 功能特性 4. 时间特性 二、总线特性 尺寸、形状、管脚数 及 排列顺序 传输方向 和有效的 电平 范 围 每根传输线的 功能 信号的 时序 关系 3.33.3 地址 数据 控制
- 80. 结束 三、总线的性能指标 1. 总线宽 度 2. 标准传输率 3. 时钟同步 / 异步 4. 总线复用 5. 信号线数 6. 总线控制方式 7. 其他指标 数据线 的根数 每秒传输的最大字节数（ MBps ） 同步、不同步 地址线 与 数据线 复用 地址线、数据线和控制线的 总和 负载能力 并发、自动、仲裁、逻辑、计数 3.33.3
- 82. 结束 总线标准 数据线 总线时钟 带宽 ISA 16 8 MHz （独立） 33 MBps EISA 32 8 MHz （独立） 33 MBps VESA (VL-BUS) 32 32 MHz （ CPU ） 133 MBps PCI 32 64 33 MHz （独立） 64 MHz （独立） 132 MBps 528 MBps AGP 32 66.7 MHz （独立） 133 MHz （独立） 266 MBps 533 MBps RS-232 串行通信 总线标准 数据终端设备（计算机）和数据通信设 备（调制解调器）之间的标准接口 USB 串行接口 总线标准 普通无屏蔽双绞线 带屏蔽双绞线 最高 1.5 Mbps (USB1.0) 12 Mbps (USB1.0) 480 Mbps (USB2.0) 3.33.3四、总线标准
- 83. 结束 3.4 总线结构 一、单总线结构 单总线（系统总线） CPU 主 存 I/O 接 口 I/O 设备 1 I/O 设备 2 I/O 接 口 … I/O 设备 n I/O 接 口 …
- 84. 结束 1. 双总线结构 具有特殊功能的处理器， 由通道对 I/O 统一管理 通道 I/O 接口 设备 n … …I/O 接口 设备 0 CPU 主存 主存总线 I/O 总线 二、多总线结构 3.43.4
- 85. 结束 2. 三总线结构 主存总线 DMA 总线 I/O 总线 CPU 主存 设备 1 设备 n高速外设 I/O 接口 I/O 接口 I/O 接口 … … 3.43.4
- 86. 结束 3. 三总线结构的又一形式 3.43.4 局域网 系统总线 CPU Cache 局部总线 扩展总线接口 扩展总线 Modem 串行接口SCSI 局部 I/O 控制器主存
- 88. 结束 1. 传统微型机总线结构 三、总线结构举例 3.43.4 存储器 SCSI Ⅱ 控制器 主存控制器 ISA 、 EISA8 MHz 的 16 位数据通路 标准总线控制器 33 MHz 的 32 位数据通路 系统总线 多媒 体 高速局域 网 高性能图 形 CPU … … Modem
- 89. 结束 2. VL-BUS 局部总线结构 3.43.4 33 MHz 的 32 位数据通路 系统总线 ISA 、 EISA 多媒 体 高速局域 网 高性能图 形 图文传真 8 MHz 的 16 位数据通路 标准总线 控制器 CPU 主存控制器 存储器 局部总线 控制器 SCSIⅡ 控制器 VL BUS … … Modem
- 90. 结束 3. PCI 总线结构 3.43.4 CPU 多媒 体 PCI 桥 高速局域 网 高性能图 形 图文传 真 PCI 总线 系统总线 33 MHz 的 32 位数据通路 8 MHz 的 16 位数据通路 ISA 、 EISA 标准总线 控制器 SCSIⅡ 控制器 存储器 Modem
- 91. 结束 4. 多层 PCI 总线结构 PCI 总线 2 存储器 桥 0 桥 4 PCI 设备 桥 5 总线桥 桥 3桥 1 设备 桥 2 第一级桥 第二级桥 第三级桥 PCI 总线 4 PCI 总线 5 PCI 总线 3 PCI 总线 1 PCI 总线 0 存储器总线 标准总线 CPU 3.43.4
- 92. 结束 3.5 总线控制 一、总线判优控制 • 总线判优控制 分布式 集中式 • 主设备 ( 模块 ) 对总线有 控制权 • 从设备 ( 模块 ) 响应 从主设备发来的总线命令 1. 基本概念 链式查询 计数器定时查询 独立请求方式
- 93. 结束 2. 链式查询方式 总 线 控 制 部 件 I/O 接口 0 … BS BR I/O 接口 1 I/O 接口 n …BG 数据线 地址线 BS －总线忙 BR －总线请求 BG －总线同意 3.53.5 I/O 接口 1
- 94. 结束 0 BS －总线忙 BR －总线请求 总 线 控 制 部 件 数据线 地址线 I/O 接口 0 … BS BR I/O 接口 1 I/O 接口 n 设备地址 3. 计数器定时查询方式 I/O 接口 1 3.53.5 计数器 设备地址 1
- 95. 结束 排队器排队器 4. 独立请求方式 总 线 控 制 部 件 数据线 地址线 I/O 接口 0 I/O 接口 1 I/O 接口 n… BR0 BG0 BR1 BG1 BRn BGn BG －总线同意 BR －总线请求 3.53.5
- 96. 结束 二、总线通信控制 1. 目的 2. 总线传输周期 主模块申请，总线仲裁决定 主模块向从模块 给出地址 和 命令 主模块和从模块 交换数据 主模块 撤消有关信息 申请分配阶段 寻址阶段 传数阶段 结束阶段 解决通信双方 协调配合 问题 3.53.5
- 97. 结束 由 统一时标 控制数据传送 充分 挖掘 系统 总线每个瞬间 的 潜 力 同步通信 异步通信 半同步通信 分离式通信 3. 总线通信的四种方式 采用 应答方式 ，没有公共时钟标准 同步、异步结合 3.53.5
- 98. 结束 读 命令 (1) 同步式数据输入 T1 总线传输周期 T2 T3 T4 时钟 地址 数 据 3.53.5
- 99. 结束 数 据 (2) 同步式数据输出 T1 总线传输周期 T2 T3 T4 时钟 地址 写 命令 3.53.5
- 100. 结束 不互锁 半互锁 全互锁 (3) 异步通信 3.53.5 主设备 从设备 请 求 回 答
- 101. 结束 (4) 半同步通信 同步 发送方 用系统 时钟前沿 发信号 接收方 用系统 时钟后沿 判断、识别 3.53.5（同步、异步 结 合） 异步 允许不同速度的模块和谐工作 增加一条 “等待”响应信号WAIT
- 102. 结束 以输入数据为例的半同步通信时 序 T1 主模块发地址 T2 主模块发命令 … T3 从模块提供数据 T4 从模块撤销数据，主模块撤销命令 Tw 当 为低电平时，等待一个 TWAIT Tw 当 为低电平时，等待一个 TWAIT 3.53.5
- 103. 结束 读 命 令 WAIT 地 址 数 据 3.53.5 时 钟 总线传输周期 T1 T2 TW TW T3 T4 (4) 半同步通信（同步、异步 结 合）
- 104. 结束 上述三种通信的共同点 一个总线传输周期（以输入数据为例） • 主模块发地址 、命令 • 从模块准备数据 • 从模块向主模块发数据 总线空闲 3.53.5 占用总线 不占用总线 占用总线
- 105. 结束 (5) 分离式通信 充分挖掘系统总线每个瞬间的潜力 主模块 申请 占用总线，使用完后 即 放弃总线 的使用权 从模块 申请 占用总线，将各种信 息送至总线上 一个总线传输周期 子周期 1 子周期 2 3.53.5 主模块
- 106. 结束 1. 各模块有权申请占用总线 分离式通信特点 充分提高了总线的有效占用 2. 采用同步方式通信，不等对方回答 3. 各模块准备数据时，不占用总线 4. 总线被占用时，无空闲 3.53.5
- 107. 结束 第４章 存 储 器 4.1 概述 4.2 主存储器 4.3 高速缓冲存储器 4.4 辅助存储器
- 108. 结束 4.1 概 述 一、存储器分类 1. 按存储介质分类 (1) 半导体存储器 (2) 磁表面存储器 (3) 磁芯存储器 (4) 光盘存储器 易失TTL 、 MOS 磁头、载磁体 硬磁材料、环状元件 激光、磁光材料 非 易 失
- 109. 结束 (1) 存取时间与物理地址无关（随机访问） • 顺序存取存储器 磁带 4.14.12. 按存取方式分类 (2) 存取时间与物理地址有关（串行访问） • 随机存储器 • 只读存储器 • 直接存取存储器 磁盘 在程序的执行过程中 可 读 可 写 在程序的执行过程中 只 读
- 110. 结束 磁盘、磁带、光 盘 高速缓冲存储器（ Cache ） Flash Memory 存 储 器 主存储 器 辅助存储器 MROM PROM EPROM EEPROM RAM ROM 静态 RAM 动态 RAM 3. 按在计算机中的作用分类 4.14.1
- 111. 结束 高 低 小 大 快 慢 辅 存 寄存器 缓存 主存 磁盘 光盘 磁带 光盘 磁带 速度 容量 价格 位／ 1. 存储器三个主要特性的关系 二、存储器的层次结构 CPU CPU 主 机 4.14.1
- 112. 结束 缓存CPU 主 存 辅存 2. 缓存 主存层次和主存 辅存层次 缓存 主存 辅存主存 虚拟存储器 10 ns 20 ns 200 ns ms 虚地址 逻辑地址 实地址 物理地址 主存储器 4.14.1 （速度） （容量）
- 114. 结束 2. 主存和 CPU 的联系 MDR MAR CPU 主 存 读 数据总线 地址总线 写 4.24.2
- 115. 结束 高位字节 地址为字地址 低位字节 地址为字地址 设地址线 24 根 按 字节 寻址 按 字 寻址若字长为 16 位 按 字 寻址若字长为 32 位 字地址 字节地址 111098 7654 3210 8 4 0 字节地址 字地址 45 23 01 4 2 0 3. 主存中存储单元地址的分配 4.24.2 224 = 16 M 8 M 4 M
- 116. 结束 (2) 存储速度 4. 主存的技术指标 (1) 存储容量 (3) 存储器的带宽 主存 存放二进制代码的总位 数 读出时间 写入时 间 存储器的 访问时间• 存取时间 • 存取周期 读周期 写周期 连续两次独立的存储器操作 （读或写）所需的 最小间隔时 间 位 / 秒 4.24.2
- 117. 结束 芯片容量 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 1K×4 位 16K×1 位 8K×8 位 片选线 读 / 写控制线 地 址 线 … 数 据 线 … 地址线（单向） 数据线（双向） 10 4 14 1 13 8 4.24.2
- 118. 结束 二、半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读 / 写控制线 地 址 线 … 数 据 线 … 片选线 读 / 写控制线 （低电平写 高电平读） （允许读） 4.24.2 CS CE WE （允许写）WEOE
- 119. 结束 存储芯片片选线的作用 用 16K × 1 位 的存储芯片组成 64K × 8 位 的存 储器 32 片 当地址为 65 535 时，此 8 片的片选 有效 8 片 16K × 1 位 8 片 16K × 1 位 8 片 16K × 1 位 8 片 16K × 1 位 4.24.2
- 120. 结束 0,0 15,0 15,7 0,7 读 / 写控制电路 地 址 译 码 器 字线 0 15 … … 16×8 矩阵 … …… 0 7 D0 7D 位线 读 / 写选通 A 3 A 2 A 1 A 0 … … 2. 半导体存储芯片的译码驱动方 式(1) 线选法 4.24.2 0 0 0 0 0,0 0,7… 0 …0 7 …D0 7D 读 / 写选通 读 / 写控制电路
- 121. 结束 A 3 A 2 A 1 A 0 A 4 0,310,0 31,0 31,31 Y 地址译码器 X 地 址 译 码 器 32×32 矩阵 … … A 9 I/O A 8 A 7 A 56A Y0 Y31 X 0 X 31 D 读 / 写 … … (2) 重合法 4.24.2 0 0 0 0 0 0 0 0 0 0 0,0 31,0 0,31 … … I/O D 0,0 读
- 122. 结束 三、随机存取存储器 ( RAM ) 1. 静态 RAM (SRAM) (1) 静态 RAM 基本电路 A´ 触发器非端 1T 4T~ 触发器 5T T 6、 行开关 7T T 8、 列开关 7T T 8、 一列共用 A 触发器原端 T1 ~ T4 T5 T6 T7 T8 A´ A 写放大器 写放大器 DIN 写选择 读选择 DOUT 读放 位线 A位线 A´ 列地址选择 行地址选择 4.24.2 T1 ~ T4
- 123. 结束 A´ T1 ~ T4 T5 T6 T7 T8 A 写放大器 写放大器 DIN 写选择 读选择 读放 位线 A位线 A´ 列地址选择 行地址选择 DOUT ① 静态 RAM 基本电路的 读 操 作 行选 T5 、 T6 开 4.24.2 T7 、 T8 开列选 读放 DOUT VA T6 T8 DOUT 读选择有效
- 124. 结束 T1 ~ T4 T5 T6 T7 T8 A´ A DIN 位线 A位线 A ´ 列地址选择 行地址选择 写放 写放 读放 DOUT 写选择 读选择 ② 静态 RAM 基本电路的 写 操 作 行选 T5 、 T6 开 两个写放DIN 4.24.2 列选 T7 、 T8 开 （左） 反相 T5 A´ （右） T8 T6 A DIN DIN T7 写选择有效 T1 ~ T4
- 125. 结束 (2) 静态 RAM 芯片举例 ① Intel 2114 外特性 存储容量 1K×4 位 4.24.2 I/O1 I/O2 I/O3 I/O4 A 0 A8 A 9 WE CS VCC GND Intel 2114 …
- 126. 结束 ② Intel 2114 RAM 矩阵 (64 × 64) 读 A3 A4 A5 A6 A7 A8 A0 A1 A2 A9 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组 第二组 第三组 第四组 4.24.2
- 127. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组 第二组 第三组 第四组 0 0 0 0 0 0 0 0 0 0 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读
- 128. 结束 第一组 第二组 第三组 第四组 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 150 3116 4732 6348… … … …
- 129. 结束 第一组 第二组 第三组 第四组 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … 0 … 16 4832… … …
- 130. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … 0 … 16 4832… … … 第一组 第二组 第三组 第四组 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 0 16 32 48 CS WE
- 131. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 … 16 4832… … … 第一组 第二组 第三组 第四组 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 150 3116 4732 6348… … … …0 16 32 48 0 0 0 0 0 0 0 0 0 0 … … … …
- 132. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 … … … … 第一组 第二组 第三组 第四组 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 150 3116 4732 6348… … … …0 16 32 48 0 … 16 4832… … …
- 133. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 … … … … 第一组 第二组 第三组 第四组 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 150 3116 4732 6348… … … …0 16 32 48 读写电路 读写电路 读写电路 读写电路 0 … 16 4832… … …
- 134. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 … … … … 第一组 第二组 第三组 第四组 4.24.2② Intel 2114 RAM 矩阵 (64 × 64) 读 150 3116 4732 6348… … … …0 16 32 48 读写电路 读写电路 读写电路 读写电路 0 … 16 4832… … … I/O1 I/O2 I/O3 I/O4
- 135. 结束 A3 A4 A5 A6 A7 A8 A0 A1 A2 A9 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写
- 136. 结束 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 第一组 第二组 第三组 第四组 0 0 0 0 0 0 0 0 0 0 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写
- 137. 结束 第一组 第二组 第三组 第四组 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 150 3116 4732 6348… … … …
- 138. 结束 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 I/O1 I/O2 I/O3 I/O4 WE CS 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … WE CS 0 … 16 4832… … …
- 139. 结束 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 I/O1 I/O2 I/O3 I/O4 WE CS 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … I/O1 I/O2 I/O3 I/O4 0 … 16 4832… … …
- 140. 结束 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 I/O1 I/O2 I/O3 I/O4 WE CS 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … I/O1 I/O2 I/O3 I/O4 读写电路 读写电路 读写电路 读写电路 0 … 16 4832… … …
- 141. 结束 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 I/O1 I/O2 I/O3 I/O4 WE CS 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … I/O1 I/O2 I/O3 I/O4 读写电路 读写电路 读写电路 读写电路 0 … 16 4832… … …
- 142. 结束 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 I/O1 I/O2 I/O3 I/O4 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 WE CS 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … 读写电路 读写电路 读写电路 读写电路 I/O1 I/O2 I/O3 I/O4 0 … 16 4832… … …
- 143. 结束 第一组 第二组 第三组 第四组 4.24.2③ Intel 2114 RAM 矩阵 (64 × 64) 写 I/O1 I/O2 I/O3 I/O4 15…0 31…16 47…32 63…48 150 3116 4732 6348 读写电路 读写电路 读写电路 读写电路 … … … … … … … … 0 1 63 0 15 …… 行 地 址 译 码 列 地 址 译 码 WE CS 0 0 0 0 0 0 0 0 0 0 150 3116 4732 6348… … … … I/O1 I/O2 I/O3 I/O4 读写电路 读写电路 读写电路 读写电路 0 16 32 48 0 … 16 4832… … …
- 144. 结束 A CS DOUT 地址有效 地址失效 片选失效 数据有效 数据稳定 高阻 (3) 静态 RAM 读 时序 tA tCO tOHA tOTD tRC 片选有效 4.24.2 读周期 tRC 地址有效 下一次地址有读时间 tA 地址有效 数据稳定tCO 片选有效 数据稳定tOTD 片选失效 输出高阻tOHA 地址失效后的数据维持时间
- 145. 结束 A CS WE D OUT D IN (4) 静态 RAM (2114) 写 时 序 tWC tW tAW tDW tDH tWR 写周期 tWC 地址有效 下一次地址有 4.24.2 写时间 tW 写命令 WE 的有效时间tAW 地址有效 片选有效的滞后时间tWR 片选失效 下一次地址有效tDW 数据稳定 WE 失效tDH WE 失效后的数据维持时间
- 146. 结束 DD 预充电信号 读选择线 写数据线 写选择线 读数据线 V Cg T4 T3 T2 T1 1 (1) 动态 RAM 基本单元 电路 2. 动态 RAM ( DRAM ) 读出与原存信息相反 读出时数据线有电流 为 “ 1” 数据线 Cs T 字线 DD V 01 0110 写入与输入信息相同 写入时 CS 充电 为 “ 1” 放电 为 4.24.2 T3 T2 T1 T 无电 流 有电 流
- 147. 结束 单元 电路 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 行 地 址 译 码 器 0 0 1 1 31 31 1 A9 A8 A7 A6 A5 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … (2) 动态 RAM 芯片举例 ① 三管动态 RAM 芯片 (Intel 1103) 读 0 0 0 0 0 0 0000 0 D … 00 4.24.2 单元 电路 读 写 控 制 电 路 …
- 148. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … ② 三管动态 RAM 芯片 (Intel 1103) 写 4.24.2
- 149. 结束 1 1 1 1 1 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 …
- 150. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … 1 1 1 1 1 … 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写
- 151. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … 0 1000 1 1 1 1 1 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写
- 152. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … 1 1 1 1 1 1 0 1000 11 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写 …
- 153. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … D 1 1 1 1 1 0 1000 1 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写 …
- 154. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … D 1 1 1 1 1 0 1000 1 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写 读 写 控 制 电 路 …
- 155. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … D 1 1 1 1 1 0 1000 1 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写 读 写 控 制 电 路 …
- 156. 结束 A9 A8 A7 A6 A5 读 写 控 制 电 路 列 地 址 译 码 器 … … … 读选择线 写选择线 D 单元 电路 行 地 址 译 码 器 0 0 1 1 31 31 1 31 A4 A3 A2 A1 A0 刷新放大器 写 数 据 线 读 数 据 线 … … … … … 0 … … D 1 1 1 1 1 0 1000 1 4.24.2② 三管动态 RAM 芯片 (Intel 1103) 写 读 写 控 制 电 路 …
- 157. 结束 时序与控制 行时钟 列时钟 写时钟WE RAS CAS A' 6 A' 0 存储单元阵列 基准单元 行 译 码 列译码器 再生放大器 列译码器读 出 放 大 基准单元 存储单元阵列行 译 码 I/O 缓存器 数据输出 驱动 数据输入 寄存器 DIN DOUT ~ 行地址 缓存器 列地址 缓存器 ③ 单管动态 RAM 4116 (16K × 1 位 ) 外特 性 4.24.2 DIN DOUT A' 6 A' 0 ~
- 158. 结束 读放大器 读放大器 读放大器 … … … …… … …… … 0 63 64 127 128 根行线 Cs 0 127 1 128 列 选 择 读 / 写线 数据输入 I/O 缓冲 输出驱动 DOUT DIN Cs ④ 4116 (16K × 1 位 ) 芯片 读 原 理 读放大器 读放大器 读放大器 … … 4.24.2 63 000 I/O 缓冲 输出驱 动 OUTD
- 159. 结束 读放大器 读放大器 读放大器 … … … …… … …… … 0 63 64 127 128 根行线 Cs 0 127 1 128 列 选 择 读 / 写线 数据输入 I/O 缓冲 输出驱动 DOUT DIN Cs … ⑤ 4116 (16K×1 位 ) 芯片 写 原 理 数据输入 I/O 缓冲I/O 缓冲DIN 读出放大 器 读放大 器 4.24.2 63 0
- 160. 结束 (3) 动态 RAM 时序 行、列地址分开传送 写时序 行地址 RAS 有 效 写允许 WE 有效 ( 高 ) 数据 DOUT 有 效 数据 DIN 有效 读时序 4.24.2 行地址 RAS 有 效 写允许 WE 有效 ( 低 ) 列地址 CAS 有 效 列地址 CAS 有 效
- 161. 结束 (4) 动态 RAM 刷新 刷新与行地址有关 ① 集中刷新（存取周期为 0.5 µs ） “ 死时间率” 为 128/4 000 ×100% = 3.2% “ 死区” 为 0.5 µs ×128 = 64 µs 周期序号 地址序号 tc 0 1 2 3871 3872 0 1 tc tc tc tc 3999 V W 0 1 127 读/写或维持 刷新 读/写或维持 3872 个周期（ 1936 µs ） 128 个周期（ 64 µs ） 刷新时间间隔（2 ms） 刷新序号 ••• ••• tc X tc Y • • • • • • 4.24.2 以 128 × 128 矩阵为例
- 162. 结束 tC = tM + tR 读写 刷新 无 “死区” ② 分散刷新（存取周期为 1µs ） ( 存取周期为 0.5 µs + 0.5 µs) 4.24.2 以 128 ×128 矩阵为例 W/R REF 0 W/R tRt M tC REF 126 REF 127 REF W/R W/R W/R W/R 刷新间隔 128 个存取周期 …
- 163. 结束 ③ 分散刷新与集中刷新相结合（异步刷 新） 对于 128 ×128 的存储芯片（存取周期为 0.5 µs ） 将刷新安排在指令译码阶段，不会出现 “死区” “ 死区” 为 0.5 µs 若每隔 15.6 µs 刷新一行 每行每隔 2 ms 刷新一次 4.24.2
- 164. 结束 3. 动态 RAM 和静态 RAM 的比 较 DRAM SRAM 存储原理 集成度 芯片引脚 功耗 价格 速度 刷新 电容 触发器 高 低 少 多 小 大 低 高 慢 快 有 无 主 存 缓 存 4.24.2
- 165. 结束 四、只读存储器 （ ROM ）1. 掩模 ROM ( MROM ) 行列选择线交叉处有 MOS 管为“ 1” 行列选择线交叉处无 MOS 管为“ 0” 2. PROM ( 一次性编程 ) VCC 行线 列 线 熔丝 熔丝断 为 “ 0” 为 “ 1” 熔丝未断 4.24.2
- 166. 结束 3. EPROM ( 多次性编程 ) (1) N 型沟道浮动栅 MOS 电 路 G 栅极 S 源 D 漏 紫外线全部擦洗 D 端加正电压 形成浮动栅 S 与 D 不导通为 “ 0 D 端不加正电压 不形成浮动栅 S 与 D 导通为 “ 1” S G D N + N + P基片 G D S 浮动栅 SiO2 + + + + + _ _ _ 4.24.2
- 167. 结束 … 控制逻辑 Y 译码 X 译 码 数据缓冲区 Y 控制 128 × 128 存储矩阵 … … PD/Progr CS A10 A7 … A6 A0 … … DO0 … DO7 1 12 … A7 A1 A0 VSS DO2 DO0 DO1 … 2716 24 13 … VCC A8 A9 VPP CS A10 PD/Progr DO3 DO7 … (2) 2716 EPROM 的逻辑图和引脚 4.24.2 PD/Progr PD/Progr 功率下降 / 编程输入端 读出时 为 低电 平
- 168. 结束 4. EEPROM ( 多次性编程 ) 电可擦写 局部擦写 全部擦写 5. Flash Memory ( 闪速型存储器 ) 比 EEPROM 快 4.24.2 EPROM 价格便宜 集成度高 EEPROM 电可擦洗重写 具备 RAM 功能
- 169. 结束 用 1K×4 位 存储芯片组成 1K×8 位 的存储 器 ？片 五、存储器与 CPU 的连 接1. 存储器容量的扩展 (1) 位扩展（增加存储字 长） 10 根地址 线 8 根数据 线 D D …… D 0 4 7 9 A A 0 ••• 2114 2114 CS WE 4.24.2 2 片
- 170. 结束 (2) 字扩展（增加存储字的数量） 用 1K×8 位 存储芯片组成 2K×8 位 的存 储器 11 根地址线 8 根数据线 4.24.2 ？片2 片 1K× 8 位 1K× 8 位 D7 D0 ••• ••• ••• ••• ••• WE A1 A0 ••• A9 CS0 A10 1 CS1
- 171. 结束 (3) 字、位扩展 用 1K×4 位 存储芯片组成 4K×8 位 的存 储器 8 根数据线12 根地址线 WE A8 A9 A0 ... D7 D0 … A11 A10 CS0 CS1 CS2 CS3 片选 译码 … … … … … … … … 4.24.2 1K×4 1K×4 1K×4 1K×4 1K×4 1K×4 1K×41K×4 ？片8 片
- 172. 结束 2. 存储器与 CPU 的连接 (1) 地址线的连接 (2) 数据线的连接 (3) 读 / 写命令线的连接 (4) 片选线的连接 (5) 合理选择存储芯片 (6) 其他 时序、负载 4.24.2
- 173. 结束 例 4.1 解 : (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8 位 1K×8 位 RAM 2 片 1K×4 位 ROM 1 片 2K×8 位 4.24.2
- 174. 结束 (3) 分配地址线 A10~ A0 接 2K×8 位 ROM 的地址线 A9 ~ A0 接 1K×4 位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8 位 1 片 ROM 1K×4 位 2 片 RAM 4.24.2
- 175. 结束 2K×8 位 ROM 1K×4 位 RAM 1K×4 位 RAM …… … & PD/Progr Y5 Y4 G1 C B A G2B G2A ……MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … …… … 例 4.1 CPU 与存储器的连接图 4.24.2 … … …
- 176. 结束 (1) 写出对应的二进制地址码 例 4.2 假设同前，要求最小 4K 为系统 程序区，相邻 8K 为用户程序 区。 (2) 确定芯片的数量及类型 (3) 分配地址线 (4) 确定片选信号 1 片 4K×8 位 ROM 2 片 4K×8 位 RAM A11~ A0 接 ROM 和 RAM 的地址线 4.24.2
- 177. 结束 例 4.3 设 CPU 有 20 根地址线， 8 根数据线。 并用 IO/M 作访存控制信号。 RD 为读命令 ， WR 为写命令。现有 2764 EPROM ( 8K × 8 位 ), 外特性如下： 用 138 译码器及其他门电路（门电路自定）画出 CPU 和 2764 的连接图。要求地址为 F0000H~FFFFFH , 并 4.24.2 … D7 D0 CE OE CE 片选信号 OE 允许输出 PGM 可编程端 PGM … A0A12
- 178. 结束 六、存储器的校验 编码的纠错 、检错能力与编码的最小距离有关 L —— 编码的最小距离 D —— 检测错误的位数 C —— 纠正错误的位 数 汉明码是具有一位纠错能力的编码 4.24.2 L 1 = D + C ( D≥C ) 1 . 编码的最小距离 任意两组合法代码之间 二进制位数 的 最少差异 L = 3 具有 一位 纠错能力
- 179. 结束 汉明码的组成需增添 ？位检测位 检测位的位置 ？ 检测位的取值 ？ 2k ≥ n + k + 1 检测位的取值与该位所在的检测“小组” 中 承担的奇偶校验任务有关 组成汉明码的三要素 4.24.22 . 汉明码的组成 2i ( i = 0 ， 1 ， 2 ， 3 ， )…
- 180. 结束 各检测位 Ci 所承担的检测小组为 gi 小组独占第 2i － 1 位 gi 和 gj 小组共同占第 2i － 1 + 2j － 1 位 gi 、 gj 和 gl 小组共同占第 2i － 1 + 2j － 1 + 2l － 1 位 检测的 g1 小组包含第 1 ， 3 ， 5 ， 7 ， 9 ， 11 ，… 检测的 g2 小组包含第 2 ， 3 ， 6 ， 7 ， 10 ， 11 ，… 检测的 g3 小组包含第 4 ， 5 ， 6 ， 7 ， 12 ， 13 ，… 检测的 g4 小组包含第 8 ， 9 ， 10 ， 11 ， 12 ， 13 ， 14 ， 15 ， 2… 4.24.2
- 181. 结束 例 4.4求 0101 按 “偶校验” 配置的汉明码 解：∵ n = 4 根据 2k ≥ n + k + 1 得 k = 3 汉明码排序如下 : 二进制序号 名称 1 2 3 4 5 6 7 C1 C2 C4 0 ∴ 0101 的汉明码为 0100101 0 1 0 1 4.24.2 1 0
- 182. 结束 按配偶原则配置 0011 的汉 明码 二进制序号 名称 1 2 3 4 5 6 7 C1 C2 C4 1 0 0 0 0 1 1 解： ∵ n = 4 根据 2k ≥ n + k + 1 取 k = 3 C1= 3 5 7 = 1 C2= 3 6 7 = 0 C4= 5 6 7 = 0 ∴ 0011 的汉明码为 1000011 练习 1 4.24.2
- 183. 结束 3. 汉明码的纠错过程 形成新的检测位 Pi ， 如增添 3 位 （ k = 3 ） ， 新的检测位为 P4 P2 P1 。 以 k = 3 为例， Pi 的取值 为 P1 = 1 3 5 7 P2 = 2 3 6 7 P4 = 4 5 6 7 对于按 “偶校验” 配置的汉明码 不出错时 P1= 0 ， P2 = 0 ， P4 = 0 C1 C2 C4 其位数与增添的检测位有关 4.24.2
- 184. 结束 P1= 1 3 5 7 = 0 无错 P2= 2 3 6 7 = 1 有错 P4= 4 5 6 7 = 1 有错 ∴ P4P2P1 = 110 第 6 位出错，可纠正为 0100101 ， 故要求传送的信息为 0101 。 纠错过程如下 例 4.5 解： 已知接收到的汉明码为 0100111 （按配偶原则配置）试问要求传送的信息是什么 ? 4.24.2
- 185. 结束 练习 2 P4 = 4 5 6 7 = 1 P2 = 2 3 6 7 = 0 P1 = 1 3 5 7 = 0 ∴ P4 P2 P1 = 100 第 4 位错，可不纠 写出按偶校验配置的汉明码 0101101 的纠错过程 练习 3按配奇原则配置 0011 的汉明码 配奇的汉明码为 0101011 4.24.2
- 186. 结束 七、提高访存速度的措 施 • 采用高速器件 • 调整主存结构 1. 单体多字系 统 W 位 W 位 W 位 W 位 W 位 地址寄存器 主 存 控 制 器 . . . . . . 单字长寄存器 数据寄存器 存储体 • 采用层次结构 Cache – 主存 增加存储器的带宽 4.24.2
- 187. 结束 2. 多体并行系 统(1) 高位交叉 M0 …… M1 …… M2 M3 …… …… 4.24.2 体内地址体号体号 地址 00 0000 00 0001 00 1111 01 0000 01 0001 01 1111 10 0000 10 0001 10 1111 11 0000 11 0001 11 1111 顺序编址
- 188. 结束 各个体并行工作 4.24.2 M0地址 0 1 …… n － 1 M1 n n+1 …… 2n － 1 M2 2n 2n+1 3n － 1 M3 3n 3n+1 4n － 1 …… ……地址译码 体内地址体号体号 (1) 高位交叉
- 189. 结束 M0 …… M1 …… M2 M3 …… …… 4.24.2 体号体内地址 地址 0000 00 0000 01 0000 10 0000 11 0001 00 0001 01 0001 10 0001 11 1111 00 1111 01 1111 10 1111 11 (2) 低位交叉 各个体轮流编址
- 190. 结束 4.24.2 M0地址 0 4 …… 4n － 4 M1 1 5 …… 4n － 3 M2 2 6 4n － 2 M3 3 7 4n － 1 …… ……地址译码 体号体内地址 体号 (2) 低位交叉 各个体轮流编 址
- 192. 结束 4.24.2设四体低位交叉存储器，存取周期为 T ，总线传输 周期为 τ ，为实现流水线方式存取，应满足 T ＝ 4τ 。 连续读取 4 个字所需的时间为 T ＋ (4 － 1)τ
- 193. 结束 (3) 存储器控制部件（简称存控） 易发生代码 丢失的请求 源，优先级 最高 严重影响 CPU 工作的请求源， 给予 次高 优先级 4.24.2 控制线路 排队器 节拍 发生器 Q Q CM 来自各个请求源 … 主脉冲 存控标记 触发器
- 194. 结束 4.24.23. 高性能存储芯片 (1) SDRAM ( 同步 DRAM) 在系统时钟的控制下进行读出和写入 CPU 无须等待 (2) RDRAM 由 Rambus 开发，主要解决 存储器带宽 问题 (3) 带 Cache 的 DRAM 在 DRAM 的芯片内 集成 了一个由 SRAM 组成 的 Cache ，有利于 猝发式读取
- 195. 结束 4.3 高速缓冲存储器 一、概述 1. 问题的提出 避免 CPU “ 空等” 现象 CPU 和主存（ DRAM ）的速度差异 缓存CPU 主存 容量小 速度高 容量大 速度低 程序访问的局部性原理
- 196. 结束 2. Cache 的工作原理 (1) 主存和缓存的编址 主存和缓存按块存储 块的大小相同 B 为块长 ~~~~ …… 主存块号主存储器 0 1 2 m － 1 字块 0 字块 1 字块 M － 1 主存块号 块内地址 m 位 b 位 n 位 M 块 B 个字 缓存块号 块内地址 c 位 b 位 C 块 B 个字 ~~~~ …… 字块 0 字块 1 字块 C － 1 0 1 2c － 1 标记 Cache 缓存块号 4.34.3
- 197. 结束 (2) 命中与未命中 缓存共有 C 块 主存共有 M 块 M >> C 主存块 调入 缓存 主存块与缓存块 建立 了对应关系 用 标记记录 与某缓存块建立了对应关系的 主存块 号 命中 未命中 主存块与缓存块 未建立 对应关系 主存块 未调入 缓存 4.34.3
- 198. 结束 (3) Cache 的命中率 CPU 欲访问的信息在 Cache 中的 比率 命中率 与 Cache 的 容量 与 块长 有关 一般每块可取 4 ~ 8 个字 块长取一个存取周期内从主存调出的信息长 度 CRAY_1 16 体交叉 块长取 16 个存 储字 IBM 370/168 4 体交叉 块长取 4 个存 储字 （ 64 位 ×4 = 256 位） 4.34.3
- 199. 结束 (4) Cache – 主存系统的效率 效率 e 与 命中率 有关 设 Cache 命中率 为 h ，访问 Cache 的时间 为 tc ， 访问 主存 的时间为 tm 4.34.3 则 e = × 100% tc h × tc+ (1 － h)× tm 访问 Cache 的时间 平均访问时间 e = × 100%
- 200. 结束 3. Cache 的基本结构 4.34.3 Cache 替换机构 Cache 存储体 主存 Cache 地址映射 变换机构 由 CPU 完成
- 201. 结束 4. Cache 的 读写 操作 访问 Cache 取出信息送 CPU 访问主存 取出信息送 CPU 将新的主存块 调入 Cache 中 执行替换算法 腾出空位 结束 命中？ Cache 满？ CPU 发出访问地址 开始 是 否 是 否 读 4.34.3
- 202. 结束 Cache 和主存的一致性 4. Cache 的 读写 操作 写 4.34.3 • 写直达法（ Write – through ） • 写回法（ Write – back ） 写操作时数据既写入 Cache 又写入主存 写操作时只把数据写入 Cache 而不写入主存 当 Cache 数据被替换出去时才写回主存 写操作时间就是访问主存的时间，读操作时不 涉及对主存的写操作，更新策略比较容易实现 写操作时间就是访问 Cache 的时间， 读操作 Cache 失效发生数据替换时， 被替换的块需写回主存，增加了 Cache 的复杂
- 203. 结束 5. Cache 的改进 (1) 增加 Cache 的级数 片载（片内） Cache 片外 Cache (2) 统一缓存和分立缓存 指令 Cache 数据 Cache 与主存结构有关 与指令执行的控制方式有关 是否流水 Pentium 8K 指令 Cache 8K 数据 Cache PowerPC620 32K 指令 Cache 32K 数据 Cache 4.34.3
- 204. 结束 字块 2m － 1 字块 2c+1 字块 2c+1 － 1 字块 2c +1 字块 2c 字块 2c － 1 字块 1 字块 0 ……… 主存储体 字块 1标记 字块 0标记 字块 2c － 1标记 Cache 存储体t 位 0 1 2c － 1 … 字块 字块地址 主存字 块标记 t 位 c 位 b 位 主存地址 比较器（ t 位） = ≠ 不命中 有效位 =1 ？ * m 位 Cache 内地址 否 是 命中 二、 Cache – 主存的地址映射 1. 直接映射 每个缓存块 i 可以和 若干 个 主存块 对应 每个主存块 j 只能和 一 个 缓存块 对 i = j mod C 4.34.3 字块 2c+1 字块 2c 字块 0 字块 0
- 205. 结束 2. 全相联映射 主存 中的 任一块 可以映射到 缓存 中的 任一块 字块 2m － 1 字块 2c － 1 字块 1 字块 0 …… 字块 2c － 1 字块 1 字块 0 … 标记 标记 标记 主存字块标记 字块内地址 主存地址 m = t + c 位 b 位 m =t+c Cache 存储器 主存储器 字块 0 4.34.3
- 206. 结束 字块 2m － 1 字块 2c-r+1 字块 2c-r +1 字块 2c-r 字块 2c-r － 字块 1 字块 0 ……… 字块 3 标记 字块 1 标记 字块 2c － 1 标记 字块 2 标记 字块 0 标记 字块 2c － 2 标记 … … … … 字块内地址组地址主存字块标记 s = t + r 位 q = c － r 位 b 位 组 0 1 2 c-r － 1 主存地址 Cache 主存储器 m 位 共 Q 组，每组内两块（ r = 1) 1 某一主存块 j 按模 Q 映射到 缓存 的第 i 组中的 任一 i = j mod Q 直接映射全相联映射 3. 组相联映射 4.34.3 字块 0字块 1字块 0 字块 2c-r 字块 2c-r+1
- 207. 结束 三、替换算法 1. 先进先出 （ FIFO ）算法 2. 近期最少使用（ LRU ）算法 小结 某一 主存块 只能固定 映射到 某一 缓存块直接 全相联 组相联 某一 主存块 能 映射到 任一 缓存块 某一 主存块 只能 映射到 某一 缓存 组 中的 任 一块 不灵活成本高 4.34.3
- 208. 结束 4.4 辅助存储器 一、概述 1. 特点 不直接与 CPU 交换信息 2. 磁表面存储器的技术指标 道密度 Dt 位密度 Db C = n × k × s 寻道时间 + 等待时间 (1) 记录密度 (2) 存储容量 (3) 平均寻址时间 (4) 数据传输率 (5) 误码率 辅存的速度 寻址时间 磁头读写时间 Dr =Db × V 出错信息位数与读出信息的总位数之 比
- 209. 结束 二、磁记录原理和记录方式 1. 磁记录原理 写 4.44.4 局部磁化单元 载磁体 写线圈 SN I 局部磁化单元 写线圈 S N 铁芯 磁通 磁层 写入“ 0” 写入“ 1” I
- 210. 结束 N 读线圈 S 读线圈 S N 铁芯 磁通 磁层 运动方向 运动方向 s s t t φφ e e 读出 “ 0” 读出 “ 1” 4.44.4 读 1. 磁记录原理
- 211. 结束 2. 磁表面存储器的记录方式 0 1 1 1 0 0 0 1 0数据序列 RZ NRZ NRZ1 PM FM MFM T 位周期 4.44.4
- 212. 结束 例 NRZ1 的读出代码波形 0 1 1 0 0 1 0数据序列 驱动电流 磁通变化 感应电势 同步脉冲 读出代码 4.44.4
- 213. 结束 三、硬磁盘存储器 1. 硬磁盘存储器的类型 (1) 固定磁头和移动磁头 (2) 可换盘和固定盘 2. 硬磁盘存储器结构 磁 盘 控 制 器 磁 盘 驱 动 器 盘 片 主 机 4.44.4
- 214. 结束 磁盘 磁 盘 组 主轴 磁头 音圈 电机 位置检测 定位驱动 模拟控制 放 大 闭环自动控制系统 由磁盘控制 器送来的目 标磁道信号 测 速 输 出 读写臂 传动机构 主轴 定位驱动 数据控制 (1) 磁盘驱动器 4.44.4
- 215. 结束 (2) 磁盘控制器 • 接收主机发来的命令，转换成磁盘驱动器的控制命令 • 实现主机和驱动器之间的数据格式转换 • 控制磁盘驱动器读写 通过总线 (3) 盘片 对主机 对硬盘（设备） 磁盘控制器 是 主机与磁盘驱动器之间的 接口 由硬质铝合金材料制成 4.44.4
- 216. 结束 四、软磁盘存储器 1. 概述 速度 磁头 盘片 价格 环境 硬盘 软盘 高 低 固定、活动 活动 固定盘、盘组 大部分不可换 可换盘片 苛刻 浮动 接触盘片 高 低 4.44.4
- 217. 结束 2. 软盘片 由聚酯薄膜制成 保护套 主轴孔 实际的软盘片 写保护口 读 / 写磁头访问槽 衬里 / 清洁材料 4.44.4
- 219. 结束 第５章 输入输出系统 5.6 DMA方式 5.5 程序中断方式 5.4 程序查询方式 5.3 I/O接口 5.2 外部设备 5.1 概述
- 220. 结束 5.1 概 述 一、输入输出系统的发展概况 1. 早期 分散连接 CPU 和 I/O 设备 串行 工作 程序查询方式 2. 接口模块和 DMA 阶段 总线连接 CPU 和 I/O 设备 并行 工 作 3. 具有通道结构的阶段 4. 具有 I/O 处理机的阶 中断方式 DMA 方式
- 221. 结束 二、输入输出系统的组成 1. I/O 软件 (1) I/O 指令 (2) 通道指令 CPU 指令的一部分 通道自身的指令 指出数组的首地址、传送字数、操作命 令如 IBM/370 通道指令为 64 位 2. I/O 硬件 设备 I/O 接口 设备 设备控制器 通道 操作码 命令码 设备码 5.15.1
- 222. 结束 三、 I/O 设备与主机的联系方 式 1. I/O 设备编址方式 (1) 统一编址 (2) 不统一编址 用取数、存数指令 有专门的 I/O 指令 2. 设备选址 用设备选择电路识别是否被选中 3. 传送方式 (1) 串行 (2) 并行 5.15.1
- 223. 结束 数据字 命令字命令字 0 1 1 0 1 0 0 0 起 始 位 终 止 位9.09 ms 2×9.09 ms 4. 联络方式 (1) 立即响应 (2) 异步工作采用应答信号 “Ready” “Strobe” I/O 接 口 I/O 设 备 CPU (3) 同步工作采用同步时标 5.15.1 并行 串行 起 始 位 终 止 位9.09 ms 2×9.09 ms
- 224. 结束 5. I/O 设备与主机的连接方 式 (1) 辐射式连接 (2) 总线连接 外设 Ⅰ 外设 Ⅱ 外设 Ⅲ 主 机 不便于增删设备 每台设备都配有一套 控制线路和一组信号线 5.15.1 便于增删设备
- 225. 结束 四、 I/O 设备与主机信息传送的控制方式 1. 程序查询方式 CPU 和 I/O 串行工作 踏步等待 CPU 读 I/O 状态 检查状态 未准备就绪 出错 从 I/O 接口中读 一个字到 CPU 从 CPU 向主存 写入一个字 CPU 向 I/O 发 读指令 CPU 读 I/O 状态 检查状态 完成否 未准备就绪 现行程序 是 出错 已准备就绪 否 5.15.1
- 226. 结束 2. 程序中断方式 I/O 工作 CPU 不查询 CPU 暂停现行程序 自身准备 与主机交换信息 CPU 和 I/O 并行工作 启动 I/O 设备 现行程序 …… 中 断 服 务 程 序 K K+1 … 没有踏步等待现象 中断现行程序 5.15.1
- 227. 结束 程序中断方式流程 CPU 向 I/O 发读指 令 CPU 读 I/O 状态 检查状态 完成否？ CPU 做其他事情 I/O 设备工作 准备就绪 CPU I/O 从 CPU 向主存写入一个字 CPU 主存 从 I/O 接口中读一个字到 CPU I/O CPU 中断请求 I/O CPU 出错 是 否 未错 5.15.1
- 228. 结束 3. DMA 方式 主存和 I/O 之间有一条直接数据通道 不中断现行程序 周期挪用（周期窃取） CPU 和 I/O 并行工作 存取周期结束 CPU 执行现行程序 CPU 执行现行程序 DMA 请求启动 I/O I/O 准备 I/O 准备 一个存取周期 实现 I/O 与主存之间的传 5.15.1
- 229. 结束 三种方式的 CPU 工作效率比较 存取周期结束 CPU 执行现行程序 CPU 执行现行程序 DMA 请求启动 I/O I/O 准备 I/O 准备 一个存取周期 实现 I/O 与主存 之间的传送 CPU 执行 现行程序 CPU 查询等待并传输 I/O 数据 CPU 执行 现行程序 启动 I/O I/O 准备及传送 指令执行周期结束 CPU 执行现行程序 CPU 执行现行程序 启动 I/O 中断请求 I/O 准备I/O 准备 CPU 处理中断服务程序 实现 I/O 与主机之间的传送 间 断 启动 I/O 启动 I/O I/O 准备 中断请求 启动 I/O I/O 准备 一个存取周期 DMA 请求 程序 查询 方式 程序 中断 方式 DMA 方式 5.15.1 I/O 准备及传送 间 断 I/O 准备 I/O 准备
- 230. 结束 5.2 I/O 设备 一、概述 主 机 设备 控制 器 机、 电 磁、 光 部分 I/O 接 口 外部设备 外部设备大致分三类 键盘、鼠标、打印机、显示 器磁盘、光盘、磁带 1. 人机交互设备 2. 计算机信息存储设备 3. 机 机通信设备 调制解调器等
- 231. 结束 二、输入设备 1. 键盘 2. 鼠标 3. 触摸屏 按键 判断哪个键按下 将此键翻译成 ASCII 码 （编码键盘 法） 机械式 金属球 电 位器 5.25.2 光电式 光电转换器
- 232. 结束 三、输出设备 1. 显示器 (1) 字符显示 (2) 图形显示 (3) 图像显示 字符发生器 主观图像 客观图像 2. 打印机 (1) 击打式 (2) 非击打式 点阵式（逐字、逐行） 喷墨（逐字）激光（逐页） 5.25.2
- 233. 结束 四、其他 1. A/D 、 D/A 2. 终端 3. 汉字处理 五、多媒体技术 完成显示控制与存储、键盘管理及通信控制 模拟 / 数字（数字 / 模拟）转换器 汉字输入、汉字存储、汉字输出 1. 什么是多媒体 2. 多媒体计算机的关键技术 5.25.2 由键盘和显示器组成
- 234. 结束 5.3 I/O 接 口 一、概述 为什么要设置接口？ 1. 实现设备的选择 2. 实现数据缓冲达到速度匹配 4. 实现电平转换 5. 传送控制命令 6. 反映设备的状态（“忙”、“就绪”、“中断请求”） 3. 实现数据串 并格式转换
- 235. 结束 二、接口的功能和组成 (1) 设备选择线 (2) 数据线 (3) 命令线 (4) 状态线 I/O 接口 设备 I/O 接口 设备 数 据 线 命 令 线 状 态 线 I/O 总线 设 备 选 择 线 1. 总线连接方式的 I/O 接口电 路 5.35.3
- 236. 结束 2. 接口的功能和组成 功能 组成 选址功能 传送命令的功能 传送数据的功能 反映设备状态的功能 设备选择电路 命令寄存器、命令译码器 数据缓冲寄存器 设备状态标记 完成触发器 D 工作触发器 B 中断请求触发器 INTR 屏蔽触发器 MASK 5.35.3
- 237. 结束 3. I/O 接口的基本组成 命令寄存器 和命令译码器 设备选择 电路 设备状态 标记 数据缓冲 寄存器 DBR 控 制 逻 辑 电 路 I/O 接口 外 部 设 备 数据线 命令 状态 数据线 命令线 状态线 CPU 地址线 5.35.3
- 238. 结束 三、接口类型 并行接口 串行接口 可编程接口 不可编程接口 通用接口 专用接口 1. 按数据 传送方式 分类 2. 按功能 选择的灵活性 分类 3. 按 通用性 分类 4. 按数据传送的 控制方式 分类 中断接口 DMA 接口 5.35.3 Intel 8255 Intel 8251 Intel 8255 、 Intel 8251 Intel 8212 Intel 8255 、 Intel 8251Intel 8279 、 Intel 8275 Intel 8259 Intel 8257
- 239. 结束 5.4 程序查询方式 一、程序查询流程 检查状态标记 1 设备 1 准备就绪？ 检查状态标记 N 设备 N 准备就绪？ … 处理设备 1 是 否 否 处理设备 N 是 1. 查询流程 检查状态标记 交换数据 准备就绪 ? 是 否 单个设备 多个设备 测 试 指 令 转 移 指 令 传 送 指 令
- 240. 结束 2. 程序流程 设置主存缓冲区首址 设置计数值 启动外设 传送一个数据 修改主存地址 修改计数值 结束 I/O 传送 准备好？ 传送完？ 未完 是 完 否 5.45.4 保存 寄存器内容
- 241. 结束 ② 设备选择电路 DBR Q Q & 数据线 准备就绪 启动命令 地址线 SEL 输入数据 启动设备 设备工作 结束 ① ③ ④ ⑤ ⑥ D B 二、程序查询方式的接口电路 ① ② ③ ⑤ 101 0 ④ 5.45.4 以输入为例 ⑥
- 242. 结束 5.5 程序中断方式 一、中断的概念 … K K+1 Q Q+1 …… 中 断 服 务 程 序 1 中 断 服 务 程 序 2 入口 1 入口 2
- 243. 结束 二、 I/O 中断的产生 以打印机为例 发 中 断 请 求 空闲 接收 数据 接收 数据 准备 发 中 断 请 求 打印 打印 打印机 执行主程序 继续执行主程序 继续执行主程序 响 应 中 断 中 断 返 回 响 应 中 断 中 断 返 回 启动 打印机 传送 数据 传送 数据 CPU CPU 与打印机并行工作 5.55.5
- 244. 结束 三、程序中断方式的接口电路 1. 配置中断请求触发器和中断屏蔽触发器 D Q & 1 INTR 中断请求触发器 INTR = 1 有请求 MASK 中断屏蔽触发器 MASK = 1 被屏蔽 来自 CPU 的 中断查询信号 受设备本身控制 INTR D MASK Q D 完成触发器 5.55.5 中断请 求
- 245. 结束 2. 排队器 排队 在 CPU 内或在接口电路中（链式排队器）硬件 软件 5.55.5 详见第八章 INTP1´ INTP2´ INTP3´ INTP4´ INTR1 INTR2 INTR3 INTR4 1 & 1 & 1 &1 & INTR1 设备 1# 、 2# 、 3# 、 4# 优先级按 降序排列 INTRi = 1 有请求 即 INTRi = 0
- 246. 结束 1 INTP1 1 INTP2 1 INTP3 1 INTP4 & & & & INTR1 INTR2 INTR3 INTR4 INTR1 INTR2 INTR3 INTR4 1 & 1 & 1 &1 & INTP1´ INTP2´ INTP3´ INTP4´ INTR2INTR1 INTR1 INTR2 5.55.5 1 & INTP2 2. 排队器 排队 在 CPU 内或在接口电路中（链式排队器）硬件 软件 详见第八章
- 247. 结束 3. 中断向量地址形成部件 入口地址 … 向量地址 … 排队器输出 由软件产生 硬件向量法 显示器服务程序 打印机服务程序 JMP 400 JMP 300 JMP 200 ………… 主存 12H 13H 14H 200 300 向量地址 入口地址 入口地址 中断向量地址 形成部件 设备 编码器 1 0 0 0… 0 0 0 1 0 0 1 0 0 1 0 0… 0 0 0 1 0 0 1 1 详见第八章 由 硬件 产生 向量地址 再由 向量地址 找到 入口地 址 5.55.5
- 249. 结束 四、 I/O 中断处理过程 1. CPU 响应中断的条件和时间 (1) 条件 (2) 时间 允许中断触发器 EINT = 1 用 开中断 指令将 EINT 置 “ 1” 用 关中断 指令将 EINT 置“ 0” 或硬件 自 动复位 当 D = 1 （随机）且 MASK = 0 时 在每条指令执行阶段的结束前 CPU 发 中断查询信号（将 INTR 5.55.5
- 250. 结束 设备选择电路 DBR D Q & 数据线 启动命令 地址线 SEL 输入数据 启动设备 设备工作 结束 & 1 Q Q D INTR B Q Q MASK 设备编码器 排队器 中断查询 来自高一级 的排队器 至低一级 的排队器 向量地址 中断响应 INTA 中断请求 命令译码① ② ③ ④ ⑤ ⑥ ⑦ ⑧ 2. I/O 中断处理过程 ① 10 & DBR ④ ⑤ ⑦ ⑧ 设备选择电路 01 以输入为例 ② 5.55.5 ③ ⑥
- 251. 结束 五、中断服务程序流程 1. 中断服务程序的流程 (1) 保护现场 (2) 中断服务 (3) 恢复现场 (4) 中断返回 对不同的 I/O 设备具有不同内容的设备服务 中断返回指令 2. 单重中断和多重中断 不允许中断 现行的 中断服务程序单重 中断 多重 中断 允许级别更高 的中断源 中断 现行的 中断服务程序 中断隐指令完成 进栈指令 出栈指令 程序断点的保护 寄存器内容的保护 5.55.5
- 252. 结束 3. 单重中断和多重中断的服务程序流程 中断否？ 保护现场 设备服务 恢复现场 开中断 中断返回 取指令 执行指令 中 断 服 务 程 序 中断响应 程序断点进栈 关中断 向量地址 PC 中 断 周 期 是 中断返回 保护现场 设备服务 恢复现场 开中断 开中断 开中断 中 断 隐 指 令 中 断 隐 指 令 否 取指令 执行指令 中断否？ 否 中断响应 程序断点进栈 关中断 向量地址 PC 中 断 周 期 是 中 断 服 务 程 序 单重 多重 5.55.5
- 253. 结束 程序中断接口芯片 8259A 的内部结构 5.55.5 内部总线 缓冲器 读 / 写 逻 辑 级联缓冲 器 / 比较器 优先权 比较器 ( PR ) 中断 服务 寄存 器 (ISR) 中断 请求 寄存 器 (IRR) 中断屏蔽寄存器 （ IMR ） 控制逻辑 INTINTA D7~D0 A0 RD WR CS CAS0 CAS1 CAS2 SP/EN IR0 IR1 IR2 IR3 IR4 IR5 IR6 IR7 内部总线
- 254. 结束 主程序和服务程序抢占 CPU 示 意图 准备工作 准备工作 准备工作 传送数据 传送数据 发中断请求 发中断请求 I/O 宏观 上 CPU 和 I/O 并行 工作 微观 上 CPU 中断现行程序 为 I/O 服务 主程序 继续执行主程序 启动外设 服务程序 （传送数据） 服务程序 （传送数据） 继续执行主程序 CPU 5.55.5
- 255. 结束 5.6 DMA 方式 一、 DMA 方式的特点 1. DMA 和程序中断两种方式的数据通路 CPU主 存 ACC 中断接口 DMA 接口 I/O 设 备 中断方式数据传送通路 输入指令 输出指令 DMA 方式数据传送通路
- 256. 结束 2. DMA 与主存交换数据的三种方式 (1) 停止 CPU 访问主存 控制简单 CPU 处于不工作状态或保持状态 未充分发挥 CPU 对主存的利用率 主存工作时间 CPU 不执行程序 DMA 不工作 DMA 不工作 DMA 工作 CPU 控制 并使用主存 DMA 控制 并使用主存 t 5.65.6
- 257. 结束 (2) 周期挪用（或周期窃 取）DMA 访问主存有三种可能 • CPU 此时不访存 • CPU 正在访存 • CPU 与 DMA 同时请求访存 此时 CPU 将总线控制权让给 DMA 主存工作时间 CPU 控制 并使用主存 DMA 控制 并使用主存 t 5.65.6
- 258. 结束 (3) DMA 与 CPU 交替访问 主存工作时间 DMA 控制 并使用主存 CPU 控制 并使用主存 t CPU 工作周期 C1 专供 DMA 访存 C2 专供 CPU 访存 所有指令执行过程中的一个基准时间 5.65.6 不需要 申请建立和归还 总线的使用权
- 259. 结束 二、 DMA 接口的功能和组成 1. DMA 接口功能 (1) 向 CPU 申请 DMA 传送 (2) 处理总线 控制权的转交 (3) 管理 系统总线、控制 数据传送 (4) 确定 数据传送的 首地址和长度 (5) DMA 传送结束时，给出操作完成信号 修正 传送过程中的数据 地址 和 长 度 5.65.6
- 260. 结束 DMA 接口 主 存 CPU 2. DMA 接口组成 DMA 控 制 逻 辑 中 断 机 构 设备 HLDA AR WC DAR HRQ 中 断 请 求 数 据 线 地 址 线 +1 +1 溢出信号 DREQ DACK BR 5.65.6
- 261. 结束 三、 DMA 的工作过程 1. DMA 传送过程 预处理、数据传送、后处理 (1) 预处理 通过几条输入输出指令预置如下信息 • 通知 DMA 控制逻辑传送方向（入 / 出） • 设备地址 DMA 的 DAR • 主存地址 DMA 的 AR • 传送字数 DMA 的 WC 5.65.6
- 262. 结束 预处理： 主存起始地址 设备地址 传送数据个数 启动设备 DMA DMA DMA 数据传送： 继续执行主程序 同时完成一批数据传送 后处理： 中断服务程序 做 DMA 结束处理 继续执行主程序 CPU (2) DMA 传送过程示意 允许传送？ 主存地址送总线 数据送 I/O 设备（或主存 ） 修改 主存地址 修改 字计数器 数据块 传送结束？ 向 CPU 申请 程序中断 DMA 请求 否 否 是 是 数据传送 5.65.6
- 263. 结束 BR 设备 DMA 控 制 逻 辑 中 断 机 构 AR WC DAR DMA 接口 主 存 CPU +1 +1 (3) 数据传送过程（输入） DREQ② HRQ ③ HLDA ④ 地 址 线 ⑤ DACK ⑥ ① 数 据 线 ⑦ 溢出信号 中 断 请 求 AR WC +1 +1 5.65.6 BRBRBRBRBR
- 264. 结束 BR 设备 DMA 控 制 逻 辑 中 断 机 构 AR WC DAR DMA 接口 主 存 CPU +1 +1 BR DREQ② HRQ ③ HLDA ④ 地 址 线 ⑤ DACK ⑥ ① 数 据 线 ⑦ 溢出信号 中 断 请 求 AR WC +1 +1 (4) 数据传送过程（输 出） 5.65.6 BRBRBRBR
- 266. 结束 2. DMA 接口与系统的连接方式 DMA 接口 1 DMA 接口 2 DMA 接口 nCPU …主存 DMA 响应 I/O 总线 数据线 地址线 DMA 请求 (1) 具有公共请求线的 DMA 请求 5.65.6
- 267. 结束 (2) 独立的 DMA 请 求 DMA 接口 1 DMA 接口 2 DMA 接口 3 CPU 主存 DMA 响应 1 DMA 请求 1 DMA 响应 2 DMA 请求 2 DMA 响应 3 DMA 请求 3 I/O 总线 数据线 地址线 5.65.6
- 268. 结束 3. DMA 方式与程序中断方式的比较 (1) 数据传送 (2) 响应时间 (3) 处理异常情况 (4) 中断请求 (5) 优先级 中断方式 DMA 方式 程序 硬件 指令执行结束 存取周期结束 能 不能 低 高 传送数据 后处理 5.65.6
- 269. 结束 四、 DMA 接口的类型 1. 选择型 在 物理上 连接 多个 设备 在 逻辑上 只允许连接 一个 设 备 设备地址寄存器 控制状态寄存器 数据缓冲寄存器 主存地址寄存器 时序电路 字计数器 DMA 接口 CPU主存 设备 1 设备 2 设备 n 选 择 线 ... 系统总线 5.65.6
- 270. 结束 2. 多路型 在 物理上 连接 多个 设备 在 逻辑上 允许连接 多个 设备同时工 作 5.65.6 设备 设备 设备 DMA 接口 CPU主存 … 独立请求式 设备 设备 设备DMA 接口 CPU主存 … 链式 … …
- 271. 结束 3. 多路型 DMA 接口的工作原理 T4 T6 T7 T2为磁盘 服务 T5 T8 T3为磁带 服务 为打印 机服务 T1 5 µs 5.65.6 DMA 请求 打印机 t DMA 请求 DMA 请求 DMA 请求 45 µs 磁带 t DMA 请求 DMA 请求 DMA 请求 DMA 请求 30 µs 磁盘 t
- 272. 结束 第６章 计算机的运算方法 6.1 无符号数和有符号数 6.3 定点运算 6.2 数的定点表示和浮点表示 6.4 浮点四则运算 6.5 算术逻辑单元
- 273. 结束 6.1 无符号数和有符号数 一、无符号数 寄存器的位数 反映无符号数的表示范围 8 位 0 ~ 255 16 位 0 ~ 65535
- 274. 结束 带符号的数 符号数字化的数 + 0.1011 0 1011 小数点的位置 + 1100 0 1100 小数点的位置 – 1100 1 1100 小数点的位置 – 0.1011 1 1011 小数点的位置 真值 机器数 1. 机器数与真值 二、有符号数 6.16.1
- 275. 结束 2. 原码表示法 带符号的绝对值表示 (1) 定义 整数 x 为真值 n 为整数的位数 如 x = +1110 [x] 原 = 0 , 1110 [x] 原 = 24 + 1110 = 1 , 1110x = 1110 [x] 原 = 0 ， x 2n ＞ x ≥ 0 2n x 0 ≥ x ＞ 2n 用 逗号 将符号位 和数值部分隔开 6.16.1
- 276. 结束 小数 x 为真 值如 x = + 0.1101 [x] 原 = 0 . 1101 x = 0.1101 [x] 原 = 1 ( 0.1101) = 1 . 1101 x 1 ＞ x ≥ 0 [x] 原 = 1 – x 0 ≥ x ＞ 1 x = 0.1000000 [x] 原 = 1 ( 0.1000000) = 1 . 1000000 x = + 0.1000000 [x] 原 = 0 . 1000000 用 小数点 将符号 位和数值部分隔 开 用 小数点 将符 号 位和数值部分隔 开 6.16.1
- 277. 结束 (2) 举例 例 6.1 已知 [x] 原 = 1.0011 求 x 解 : 例 6.2 已知 [x] 原 = 1,1100 求 x 解 : x = 1 [x] 原 = 1 1.0011 = 0.0011 x = 24 [x] 原 = 10000 1,1100 = 1100 – – 0.0011 1100 由定义得 由定义得 6.16.1
- 278. 结束 例 6.4 求 x = 0 的原 码 解 : 设 x = +0.0000 例 6.3 已知 [x] 原 = 0.1101 求 x 解： ∴ x = + 0.1101 同理，对于整数 [+ 0] 原 = 0,0000 [+0.0000] 原 = 0.0000 x = 0.0000 [ 0.0000] 原 = 1.0000 [ 0] 原 = 1,0000 ∴ [+ 0] 原 ≠ [ 0] 原 根据 定义 ∵ [x] 原 = 0.1101 6.16.1
- 279. 结束 原码的特点：简单、直观 但是用原码作加法时，会出现如下问题： 能否 只作加法 ? 找到一个与负数等价的正数 来代替这个负数 就可使 减 加 加法 正 正 加 加法 正 负 加法 负 正 加法 负 负 减 减 加 要求 数 1 数 2 实际操作 结果符 号 正 可正可负 可正可负 负 6.16.1
- 280. 结束 - 12 3 (1) 补的概念 • 时钟 逆时针 - 3 6 3 顺时针 + 9 6 15 3. 补码表示法 可见 3 可用 + 9 代替 记作 3 ≡ + 9 （ mod 12 ） 同理 4 ≡ + 8 （ mod 12 ） 5 ≡ + 7 （ mod 12 ） 时钟 以 12 为 模 减法 加 法 6.16.1 称 + 9 是 3 以 12 为模的 补 数
- 281. 结束 结论 一个负数加上 “模” 即得该负数的补数 一个正数和一个负数互为补数时 它们绝对值之和即为 模 数 • 计数器（模 16 ） – 1011 1011 0000 + 0101 1011 10000 1011 0000 ？ 可见 1011 可用 + 0101 代替 同理 011 0.1001 自然去掉 6.16.1 记作 1011 （ mod 24 ）≡ + 0101 （ mod 23 ）≡ + 101 （ mod 2 ）≡ + 1.0111
- 282. 结束 + 0101 （ mod24 ）≡1011 （ mod24 ） (2) 正数的补数即为其本身 + 10000 + 10000 两个互为补数的数 + 0101 + 10101≡ 分别加上模 结果仍互为补数 ∴ + 0101 ≡ + 0101 + 0101 24+1 – 1011 1,0101 用 逗号 将符号位 和数值部分隔开 丢掉 1011 0 , 1 , ? ? 1011 （ mod24 ） 可见 ? + 0101 0101 0101 10110101 + （ mod24+1 ） 6.16.1 100000=
- 283. 结束 (3) 补码定义 整数 x 为真值 n 为整数的位数 [x] 补 = 0 ， x 2n ＞ x ≥ 0 2n+1 + x 0 ＞ x ≥ 2n （ mod 2n+1 ） 如 x = +1010 [x] 补 = 27+1 +( 1011000 ) = [x] 补 = 0,1010 x = 1011000 1,0101000 用 逗号 将符号位 和数值部分隔开 6.16.1 1011000 100000000
- 284. 结束 小数 x 为真值 x = + 0.1110 [x] 补 = x 1 ＞ x ≥ 0 2 + x 0 ＞ x ≥ 1 （ mod 2 ） 如 [x] 补 = 0.1110 x = 0.1100000 1.0100000 [x] 补 = 2+( 0.1100000 ) = 用 小数点 将符号位 和数值部分隔开 6.16.1 0.1100000 10.0000000
- 285. 结束 (4) 求补码的快捷方式 = 100000 = 1,0110 10101 + 1 = 1,0110 又 [x] 原 = 1,1010 则 [x] 补 = 24+1 1010 = 11111 + 1 1010 = 11111 10101010 当真值为 负 时，补码 可用 原码除符号位外 每位取反，末位加 1 求得 6.16.1 + 1 设 x = 1010 时
- 286. 结束 (5) 举例 解： x = + 0.0001 解：由定义得 x = [x] 补 – 2 = 1.0001 – 10.0000 [x] 原 = 1.1111 例 6.6 已知 [x] 补 = 1.0001 求 x [x] 补 [x] 原 ？ 由定义得 6.16.1 例 6.5 已知 [x] 补 = 0.0001 求 x ∴ x = 0.1111– = 0.1111–
- 287. 结束 例 6.7 解： x = [x] 补 – 24+1 = 1,1110 – 100000 [x] 原 = 1,0010 当真值为 负 时，原码 可用 补码除符号位外 每位取反，末位加 1 求得 [x] 补 [x] 原 ？ ∴ x = 0010 = 0010 求 x 已知 [x] 补 = 1,1110 由定义得 6.16.1
- 288. 结束 真值 0, 1000110 1, 0111010 0.1110 1.0010 0.0000 0.0000 1.0000 0,1000110 1,1000110 0.1110 1.1110 0.0000 1.0000 不能表示 练习 求下列真值的补码 [ 1] 补 = 2 + x = 10.0000 1.0000 = 1.0000 [+ 0] 补 = [ 0] 补 由小数补码定义 = 1000110 [x] 补 [x] 原 6.16.1 x = +70 x = 0.1110 x = 0.0000 x = 70 x = 0.1110 x = 0.0000 x = 1.0000 = 1000110 [x] 补 = x 1 ＞ x ≥ 0 2+ x 0 ＞ x ≥ 1 （ mod 2 ）
- 289. 结束 4. 反码表示法 (1) 定义 整数 [x] 反 = 0 ， x 2n ＞ x ≥ 0 ( 2n+1 – 1) + x 0 ≥ x ＞ 2n （ mod 2n+1 1 ） 如 x = +1101 [x] 反 = 0,1101 = 1,0010 x = 1101 [x] 反 = (24+1 1) 1101 = 11111 1101 用 逗号 将符号位 和数值部分隔开 x 为真值 n 为整数的位数 6.16.1
- 290. 结束 小数 x = + 0.1101 [x] 反 = 0.1101 x = 0.1010 [x] 反 = (2 2-4 ) 0.1010 = 1.1111 0.1010 = 1.0101 如 [x] 反 = x 1 ＞ x ≥ 0 ( 2 – 2-n ) + x 0 ≥ x ＞ 1 （ mod 2 2-n ） 用 小数点 将符号位 和数值部分隔开 x 为真值 6.16.1 n 为小数的位数
- 291. 结束 (2) 举例 例 6.10 求 0 的反码 设 x = + 0.0000 [+0.0000] 反 = 0.0000解： 同理，对于整数 [+0] 反 = 0,0000 例 6.9 已知 [x] 反 = 1,1110 求 x 例 6.8 已知 [x] 反 = 0,1110 求 x 解： 由定义得 x = + 1110解： 6.16.1 = 1,1110 11111 = 0001 由定义得 x = [x] 反 (24+1 1) x = 0.0000 [ 0.0000] 反 = 1.1111 [ 0] 反 = 1,1111 ∴ [+ 0] 反 ≠ [ 0] 反
- 292. 结束 三种机器数的小结 对于正数，原码 = 补码 = 反码 对于负数 ，符号位为 1 ，其 数值部 分 原码除符号位外每位取反末位加 1 补码 原码除符号位外每位取反 反码 最高位为符号位，书写上用“ ,” （整数） 或“ .” （小数）将数值部分和符号位隔开 6.16.1
- 293. 结束 例 6.11 00000000 00000001 00000010 … 01111111 10000000 10000001 11111101 11111110 11111111 … 128 129 -0 -1 -128 -127 -127 -126 二进制代码 无符号数 对应的真值 原码对应 的真值 补码对应 的真值 反码对应 的真值 0 1 2 127 … 253 254 255 … -125 -126 -127 … -3 -2 -1… -2 -1 -0 … +0 +1 +2 +127 … +0 +1 +2 +127 … +0 +1 +2 +127 … 6.16.1 +0 设机器数字长为 8 位（其中１位为符号位） 对于整数，当其分别代表无符号数、原码、补码和 反码时，对应的真值范围各为多少？
- 294. 结束 例 6.12 解： 已知 [y] 补 求 [ y] 补 < > [Ⅰ y] 补 = 0. y1 y2 yn… y = 0. y1 y2 yn… y = 0. y1 y2 yn… [ y] 补 = 1.y1 y2 yn + 2-n … < > [Ⅱ y] 补 = 1. y1 y2 yn … [ y] 原 = 1. y1 y2 yn + 2-n… y = （ 0. y1 y2 yn + 2-n ）… y = 0. y1 y2 yn + 2-n … [ y] 补 = 0. y1 y2 yn + 2-n… 设 [y] 补 = y0. y1 y2 yn … 6.16.1 每位取反， 即得 [ y] 补 [y] 补连同符号位在内， 末位加 1 每位取反， 即得 [ y] 补 [y] 补连同符号位在内， 末位加 1
- 295. 结束 5. 移码表示法 补码表示很难直接判断其真值大小 如 十进制 x = +21 x = –21 x = +31 x = –31 x + 25 +10101 + 100000 +11111 + 100000 10101 + 100000 11111 + 100000 大 大 错 错 大 大 正确 正确 0,10101 1,01011 0,11111 1,00001 +10101 –10101 +11111 –11111 = 110101 = 001011 = 111111 = 000001 二进制 补码 6.16.1
- 296. 结束 (1) 移码定义 x 为真值， n 为 整数的位数 移码在数轴上的表示 [x] 移码 2 n+1 –12 n 2 n –1–2 n 0 0 真值 如 x = 10100 [x] 移 = 25 + 10100 用 逗号 将符号 位 和数值部分隔开 x = –10100 [x] 移 = 25 – 10100 [x] 移 = 2n + x （ 2n ＞ x ≥ 2n ） = 1,10100 = 0,01100 6.16.1
- 297. 结束 (2) 移码和补码的比较 设 x = +1100100 [x] 移 = 27 + 1100100 [x] 补 = 0,1100100 设 x = –1100100 [x] 移 = 27 – 1100100 [x] 补 = 1,0011100 补码与移码只差一个符号位 = 1,1100100 = 0,0011100 1 0 0 1 6.16.1
- 298. 结束 - 1 0 0 0 0 0 - 1 1 1 1 1 - 1 1 1 1 0 - 0 0 0 0 1 ± 0 0 0 0 0 + 0 0 0 0 1 + 0 0 0 1 0 + 1 1 1 1 0 + 1 1 1 1 1 ……真值 x ( n=5 ) [x] 补 [x] 移 [x] 移对应的 十进制整数 (3) 真值、补码和移码的对照 表 …… 0 1 2 31 32 33 34 62 63 …… 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1 0 1 1 1 1 1 1 0 0 0 0 0 1 0 0 0 0 1 1 0 0 0 1 0 1 1 1 1 1 0 1 1 1 1 1 1 …… 0 1 1 1 1 1 0 1 1 1 1 0 0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0- 1 0 0 0 0 0 ± 0 0 0 0 0 + 1 1 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 0 0 0 0 0 0 1 0 0 0 0 0 6.16.1
- 299. 结束 当 x = 0 时[+0] 移 = 25 + 0 当 n = 5 时 可见，最小真值的移码为全 0 (4) 移码的特点 用移码表示浮点数的阶码 能方便地判断浮点数的阶码大小 = 1,00000 = 1,00000 = 000000 6.16.1 [ 0] 移 = 25 0 ∴ [+0] 移 = [ 0] 移 [ 100000] 移 = 25 100000 最小的真值为 25 = 100000
- 300. 结束 6.2 数的定点表示和浮点表 示 小数点按约定方式标出 一、定点表示 Sf S1S2 Sn … 数 符 数值部分 小数点位置 Sf S1S2 Sn … 数 符 数值部分 小数点位置 或 定点机 小数定点机 整数定点机 原码 补码 反码 –(1 – 2-n ) ~ +(1 – 2-n ) –(2n – 1) ~ +( 2n – 1) – 1 ~ +(1 – 2-n ) – 2n ~ +( 2n – 1) –(1 – 2-n ) ~ +(1 – 2-n ) –(2n –1) ~ +( 2n – 1)
- 301. 结束 二、浮点表示 N = S×rj 浮点数的一般形式 S 尾数 j 阶码 r 基数（基值） 计算机中 r 取 2 、 4 、 8 、 16 等当 r = 2 N = 11.0101 = 0.110101×210 = 1.10101×21 = 1101.01×2-10 = 0.00110101×2100 计算机中 S 小数、可正可负 j 整数、可正可负 规格化数 二进制表示 6.26.2
- 302. 结束 1. 浮点数的表示形式 Sf 代表浮点数的符号 n 其位数反映浮点数的精度 m 其位数反映浮点数的表示范围 jf 和 m 共同表示小数点的实际位置 6.26.2 jf j1 j2 jm Sf S1 S2 Sn … … j 阶码 S 尾数 阶 符 数 符 阶码的 数值部分 尾数的数值部分 小数点位置
- 303. 结束 2. 浮点数的表示范围 –2( 2m–1) ×( 1–2–n ) –2–( 2m–1) ×2–n 2( 2m–1) ×( 1–2–n ) 2–( 2m–1) ×2–n 最小负数 最大负数 最大正数 最小正数 负数区 正数区下溢 0 上溢 上溢 –2 15 ×( 1–2 -10 ) –2 -15 ×2 -10 2 15 ×( 1–2 -10 ) 设 m = 4 n =10 上溢 阶码 > 最大阶码 下溢 阶码 < 最小阶码 按 机器零 处理 6.26.2 2 -15 ×2 -10
- 304. 结束 练习 设机器数字长为 24 位，欲表示 ±3 万的十 进制数，试问在保证数的最大精度的前提下，除 阶符、数符各 取 1 位外，阶码、尾数各取几位？ 满足 最大精度 可取 m = 4 ， n = 18 解： …m = 4 ， 5 ， 6 ， 15 位二进制数可反映 ±3 万之间的十进制数∴ 215 = 32768214 = 16384∵ 6.26.2 215 × 0.××× ××× 15 位 …
- 305. 结束 3. 浮点数的规格化形式 r = 2 尾数最高位为 1 r = 4 尾数最高 2 位不全为 0r = 8 尾数最高 3 位不全为 0 4. 浮点数的规格化 r = 2 左规 尾数左移 1 位，阶码减 1 右规 尾数右移 1 位，阶码加 1 r = 4 左规 尾数左移 2 位，阶码减 1 右规 尾数右移 2 位，阶码加 1 r = 8 左规 尾数左移 3 位，阶码减 1 右规 尾数右移 3 位，阶码加 1 基数 r 越大，可表示的浮点数的范围越大 基数不同，浮点数的 规格化形式不同 基数 r 越大，浮点数的精度降低 6.26.2
- 306. 结束 例如： 最大正数 = 215 ×( 1–2–10 )2+1111 × 0.1111111111 10 个 1 最小正数 最大负数 最小负数 = 2–15 ×2–1 = –215 ×( 1–2– 10 ) = 2–16 = –2–15 ×2–1 = –2–16 2-1111 × 0.1000000000 9 个 0 2-1111 ×(– 0.1000000000) 9 个 0 2+1111 ×(– 0.1111111111) 10 个 1 设 m = 4 ， n = 10 ， r = 2 尾数规格化后的浮点数表示范围 6.26.2
- 307. 结束 三、举例 例 6.13 将 + 写成二进制定点数、浮点数及 在定点机和浮点机中的机器数形式。其中数值部分 均取 10 位，数符取 1 位，浮点数阶码取 5 位 （含 1 位阶符）。 19 128 解： 设 x = + 19 128 二进制形式 定点表示 浮点规格化形式 [x] 原 = 1, 0010; 0. 1001100000 [x] 补 = 1, 1110; 0. 1001100000 [x] 反 = 1, 1101; 0. 1001100000 定点机中 浮点机中 000 x = 0.0010011 x = 0.0010011 x = 0.1001100000×2-10 [x] 原 = [x] 补 = [x] 反 = 0.0010011000 6.26.2
- 308. 结束 x = – 1110100000 例 6.14 将 – 58 表示成二进制定点数和浮 点数， 并写出它在定点机和浮点机中的三种机器数及阶码 为移码、尾数为补码的形式（其他要求同上例）。解： 设 x = –58 二进制形式 定点表示 浮点规格化形式 [x] 原 = 1, 0000111010 [x] 补 = 1, 1111000110 [x] 反 = 1, 1111000101 [x] 原 = 0, 0110; 1. 1110100000 [x] 补 = 0, 0110; 1. 0001100000 [x] 反 = 0, 0110; 1. 0001011111 定点机中 浮点机中 [x] 阶移、尾补 = 1, 0110; 1. 0001100000 x = – 111010 x = – (0.1110100000) × 2110 6.26.2
- 309. 结束 例 6.15 写出对应下图所示的浮点数的补 码 形式。 设 n = 10 ， m = 4 ， 阶符、数符各取 1 位。 负数区 正数区下溢 0 上溢 上溢 –2( 2m–1) ×( 1–2–n ) 2( 2m–1) ×(1–2–n ) 2–( 2m–1) ×2–n 最小负数 最大正数 最小正数 –2–( 2m–1) ×2–n 最大负数 解： 真值 最大正数 最小正数 最大负数 最小负数 215 ×(1–2–10 ) 2–15 × 2–10 –2–15 × 2–10 –215 ×(1–2–10 ) 0,1111; 0.1111111111 1,0001; 0.0000000001 1,0001; 1.1111111111 0,1111; 1.0000000001 补码 6.26.2
- 310. 结束 当浮点数 尾数为 0 时，不论其阶码为何值 按机器零处理 机器零 当浮点数 阶码等于或小于它所表示的最 小 数 时，不论尾数为何值，按机器零处 理 如 m = 4 n = 10 当阶码用移码，尾数用补码表示时，机器零为 0, 0 0 0 0 ； 0. 0 0 0 … 1, 0 0 0 0 ； ×.×× × … ×, × × × × ； 0. 0 0 0 … 有利于机器中“ 判 0 ” 电路的实现 当阶码和尾数都用补码表示时，机器零为 6.26.2 （阶码 = 16 ）
- 311. 结束 四、 IEEE 754 标准 短实数 长实数 临时实数 符号位 S 阶码 尾数 总位数 1 8 23 32 1 11 52 64 1 15 64 80 S 阶码（含阶符） 尾 数 数符 小数点位置 尾数为规格化表示 非 “ 0” 的有效位最高位为 “ 1” （隐含） 6.26.2
- 312. 结束 6.3 定 点 运 算 一、移位运算 1. 移位的意义 15 m = 1500 cm 小数点右移 2 位 机器用语 15 相对于小数点 左移 2 位 （ 小数点不动 ） . . 左移 绝对值扩大 右移 绝对值缩小 在计算机中，移位与加减配合，能够实现乘除运
- 313. 结束 2. 算术移位规则 1 右移 添 1 左移 添 0 0 反 码 补 码 原 码 负数 0原码、补码、反码正数 添补代码码 制 符号位不变 6.36.3
- 314. 结束 例 6.16 设机器数字长为 8 位（含１位符号位），写出 A = +26 时，三种机器数左、右移一位和两位后 的表示形式及对应的真值，并分析结果的正确 性。解： A = +26 则 [A] 原 = [A] 补 = [A] 反 = 0,0011010 +60,0000110 +130,0001101 +1040,1101000 +520,0110100 +260,0011010移位前 [A] 原 =[A] 补 =[A] 反 对应的真值 机 器 数 移位操作 = +11010 6.36.3 左移一位 左移两位 右移一位 右移两位
- 315. 结束 例 6.17 设机器数字长为 8 位（含１位符号位），写出 A = –26 时，三种机器数左、右移一位和两位后 的表示形式及对应的真值，并分析结果的正确 性。解： A = – 26 – 61,0000110 – 131,0001101 – 1041,1101000 – 521,0110100 – 261,0011010移位前 对应的真值机 器 数移位操作原码 = – 11010 6.36.3 左移一位 左移两位 右移一位 右移两位
- 316. 结束 – 61,1111001 – 131,1110010 – 1041,0010111 – 521,1001011 – 261,1100101移位前 对应的真值机 器 数移位操作 – 71,1111001 – 131,1110011 – 1041,0011000 – 521,1001100 – 261,1100110移位前 对应的真值机 器 数移位操作补码 反码 6.36.3 左移一位 左移两位 右移一位 右移两位 左移一位 左移两位 右移一位 右移两位
- 317. 结束 3. 算术移位的硬件实现 （ a ）真值为正（ b ）负数的原码（ c ）负数的补码（ d ）负数的反码 0 0 0 1 0 丢 1 丢 1 出错 影响精度 出错 影响精度 正确 影响精度 正确 正确 6.36.3
- 318. 结束 4. 算术移位和逻辑移位的区别 算术移位 有符号数的移位 逻辑移位 无符号数的移位 逻辑左移 逻辑右移 低位添 0 ，高位移丢 高位添 0 ，低位移丢 例如 01010011逻辑左移 10100110 逻辑右移 01011001 算术左移 算术右移00100110 11011001 （补码） 高位 1 移丢 0 1 0 1 0 0 1 1 0Cy 0 1 0 1 0 0 1 1 0 0 10110010 6.36.3
- 319. 结束 二、加减法运算 1. 补码加减运算公式 (1) 加法 (2) 减法 整数 [A] 补 + [B] 补= [A+B] 补（ mod 2n+1 ） 小数 [A] 补 + [B] 补= [A+B] 补（ mod 2 ） A–B = A+(–B ) 整数 [A – B] 补= [A+(–B )] 补= [A] 补 + [–B] 补(mod 2n+1 ) 小数 [A – B] 补= [A+(–B )] 补 (mod 2) 连同符号位一起相加，符号位产生的进位自然丢掉 = [A] 补 + [–B] 补 6.36.3
- 320. 结束 2. 举例 解： [A] 补 [B] 补 [A] 补 + [B] 补 + = 0 . 1 0 1 1 = 1 . 1 0 1 1 = 1 0 . 0 1 1 0= [A + B] 补 验证 例 6.18 设 A = 0.1011 ， B = –0.0101 求 [A + B] 补 0.1011 – 0.0101 0.0110 ∴ A + B = 0 . 0 1 1 0 [A] 补 [B] 补 [A] 补 + [B] 补 + = 1 , 0 1 1 1 = 1 , 1 0 1 1 = 1 1 , 0 0 1 0= [A + B] 补 验证 – 1001 – 1110 – 0101+ 例 6.19 设 A = –9 ， B = –5 求 [A+B] 补 解： ∴ A + B = – 1110 6.36.3