Enviar búsqueda
Cargar
Zynq+PyCoRAM(+Debian)入門
•
6 recomendaciones
•
7,591 vistas
Shinya Takamaeda-Y
Seguir
Zynq+PyCoRAM(+Debian)入門
Leer menos
Leer más
Tecnología
Denunciar
Compartir
Denunciar
Compartir
1 de 97
Descargar ahora
Descargar para leer sin conexión
Recomendados
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
Mr. Vengineer
Intro to SVE 富岳のA64FXを触ってみた
Intro to SVE 富岳のA64FXを触ってみた
MITSUNARI Shigeo
FPGA+SoC+Linux実践勉強会資料
FPGA+SoC+Linux実践勉強会資料
一路 川染
Zynq mp勉強会資料
Zynq mp勉強会資料
一路 川染
ARM CPUにおけるSIMDを用いた高速計算入門
ARM CPUにおけるSIMDを用いた高速計算入門
Fixstars Corporation
ACRiウェビナー:小野様ご講演資料
ACRiウェビナー:小野様ご講演資料
直久 住川
いまさら聞けないarmを使ったNEONの基礎と活用事例
いまさら聞けないarmを使ったNEONの基礎と活用事例
Fixstars Corporation
TensorFlow Lite Delegateとは?
TensorFlow Lite Delegateとは?
Mr. Vengineer
Recomendados
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
ZynqMPのブートとパワーマネージメント : (ZynqMP Boot and Power Management)
Mr. Vengineer
Intro to SVE 富岳のA64FXを触ってみた
Intro to SVE 富岳のA64FXを触ってみた
MITSUNARI Shigeo
FPGA+SoC+Linux実践勉強会資料
FPGA+SoC+Linux実践勉強会資料
一路 川染
Zynq mp勉強会資料
Zynq mp勉強会資料
一路 川染
ARM CPUにおけるSIMDを用いた高速計算入門
ARM CPUにおけるSIMDを用いた高速計算入門
Fixstars Corporation
ACRiウェビナー:小野様ご講演資料
ACRiウェビナー:小野様ご講演資料
直久 住川
いまさら聞けないarmを使ったNEONの基礎と活用事例
いまさら聞けないarmを使ったNEONの基礎と活用事例
Fixstars Corporation
TensorFlow Lite Delegateとは?
TensorFlow Lite Delegateとは?
Mr. Vengineer
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
Shinya Takamaeda-Y
FPGAアクセラレータの作り方
FPGAアクセラレータの作り方
Mr. Vengineer
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
Shinya Takamaeda-Y
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
Fixstars Corporation
プログラムを高速化する話Ⅱ 〜GPGPU編〜
プログラムを高速化する話Ⅱ 〜GPGPU編〜
京大 マイコンクラブ
第9回ACRiウェビナー_セック/岩渕様ご講演資料
第9回ACRiウェビナー_セック/岩渕様ご講演資料
直久 住川
LUT-Network その後の話(2022/05/07)
LUT-Network その後の話(2022/05/07)
ryuz88
QEMUでARM64bitベアメタルプログラミング
QEMUでARM64bitベアメタルプログラミング
Yuma Ohgami
Gstreamer Basics
Gstreamer Basics
Seiji Hiraki
ACRiウェビナー:岩渕様ご講演資料
ACRiウェビナー:岩渕様ご講演資料
直久 住川
LLVM最適化のこつ
LLVM最適化のこつ
MITSUNARI Shigeo
ARM Trusted FirmwareのBL31を単体で使う!
ARM Trusted FirmwareのBL31を単体で使う!
Mr. Vengineer
CUDAプログラミング入門
CUDAプログラミング入門
NVIDIA Japan
ゼロから始める自作 CPU 入門
ゼロから始める自作 CPU 入門
Hirotaka Kawata
2015年度GPGPU実践基礎工学 第1回 学際的分野における先端シミュレーション技術の歴史
2015年度GPGPU実践基礎工学 第1回 学際的分野における先端シミュレーション技術の歴史
智啓 出川
ACRi HLSチャレンジ 高速化テクニック紹介
ACRi HLSチャレンジ 高速化テクニック紹介
Jun Ando
いまさら聞けない!CUDA高速化入門
いまさら聞けない!CUDA高速化入門
Fixstars Corporation
TVM の紹介
TVM の紹介
Masahiro Masuda
Deep Learningのための専用プロセッサ「MN-Core」の開発と活用(2022/10/19東大大学院「 融合情報学特別講義Ⅲ」)
Deep Learningのための専用プロセッサ「MN-Core」の開発と活用(2022/10/19東大大学院「 融合情報学特別講義Ⅲ」)
Preferred Networks
Vivado hls勉強会5(axi4 stream)
Vivado hls勉強会5(axi4 stream)
marsee101
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Shinya Takamaeda-Y
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Shinya Takamaeda-Y
Más contenido relacionado
La actualidad más candente
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
Shinya Takamaeda-Y
FPGAアクセラレータの作り方
FPGAアクセラレータの作り方
Mr. Vengineer
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
Shinya Takamaeda-Y
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
Fixstars Corporation
プログラムを高速化する話Ⅱ 〜GPGPU編〜
プログラムを高速化する話Ⅱ 〜GPGPU編〜
京大 マイコンクラブ
第9回ACRiウェビナー_セック/岩渕様ご講演資料
第9回ACRiウェビナー_セック/岩渕様ご講演資料
直久 住川
LUT-Network その後の話(2022/05/07)
LUT-Network その後の話(2022/05/07)
ryuz88
QEMUでARM64bitベアメタルプログラミング
QEMUでARM64bitベアメタルプログラミング
Yuma Ohgami
Gstreamer Basics
Gstreamer Basics
Seiji Hiraki
ACRiウェビナー:岩渕様ご講演資料
ACRiウェビナー:岩渕様ご講演資料
直久 住川
LLVM最適化のこつ
LLVM最適化のこつ
MITSUNARI Shigeo
ARM Trusted FirmwareのBL31を単体で使う!
ARM Trusted FirmwareのBL31を単体で使う!
Mr. Vengineer
CUDAプログラミング入門
CUDAプログラミング入門
NVIDIA Japan
ゼロから始める自作 CPU 入門
ゼロから始める自作 CPU 入門
Hirotaka Kawata
2015年度GPGPU実践基礎工学 第1回 学際的分野における先端シミュレーション技術の歴史
2015年度GPGPU実践基礎工学 第1回 学際的分野における先端シミュレーション技術の歴史
智啓 出川
ACRi HLSチャレンジ 高速化テクニック紹介
ACRi HLSチャレンジ 高速化テクニック紹介
Jun Ando
いまさら聞けない!CUDA高速化入門
いまさら聞けない!CUDA高速化入門
Fixstars Corporation
TVM の紹介
TVM の紹介
Masahiro Masuda
Deep Learningのための専用プロセッサ「MN-Core」の開発と活用(2022/10/19東大大学院「 融合情報学特別講義Ⅲ」)
Deep Learningのための専用プロセッサ「MN-Core」の開発と活用(2022/10/19東大大学院「 融合情報学特別講義Ⅲ」)
Preferred Networks
Vivado hls勉強会5(axi4 stream)
Vivado hls勉強会5(axi4 stream)
marsee101
La actualidad más candente
(20)
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
PythonとPyCoRAMでお手軽にFPGAシステムを開発してみよう
FPGAアクセラレータの作り方
FPGAアクセラレータの作り方
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
オープンソースコンパイラNNgenでつくるエッジ・ディープラーニングシステム
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
CPU / GPU高速化セミナー!性能モデルの理論と実践:実践編
プログラムを高速化する話Ⅱ 〜GPGPU編〜
プログラムを高速化する話Ⅱ 〜GPGPU編〜
第9回ACRiウェビナー_セック/岩渕様ご講演資料
第9回ACRiウェビナー_セック/岩渕様ご講演資料
LUT-Network その後の話(2022/05/07)
LUT-Network その後の話(2022/05/07)
QEMUでARM64bitベアメタルプログラミング
QEMUでARM64bitベアメタルプログラミング
Gstreamer Basics
Gstreamer Basics
ACRiウェビナー:岩渕様ご講演資料
ACRiウェビナー:岩渕様ご講演資料
LLVM最適化のこつ
LLVM最適化のこつ
ARM Trusted FirmwareのBL31を単体で使う!
ARM Trusted FirmwareのBL31を単体で使う!
CUDAプログラミング入門
CUDAプログラミング入門
ゼロから始める自作 CPU 入門
ゼロから始める自作 CPU 入門
2015年度GPGPU実践基礎工学 第1回 学際的分野における先端シミュレーション技術の歴史
2015年度GPGPU実践基礎工学 第1回 学際的分野における先端シミュレーション技術の歴史
ACRi HLSチャレンジ 高速化テクニック紹介
ACRi HLSチャレンジ 高速化テクニック紹介
いまさら聞けない!CUDA高速化入門
いまさら聞けない!CUDA高速化入門
TVM の紹介
TVM の紹介
Deep Learningのための専用プロセッサ「MN-Core」の開発と活用(2022/10/19東大大学院「 融合情報学特別講義Ⅲ」)
Deep Learningのための専用プロセッサ「MN-Core」の開発と活用(2022/10/19東大大学院「 融合情報学特別講義Ⅲ」)
Vivado hls勉強会5(axi4 stream)
Vivado hls勉強会5(axi4 stream)
Destacado
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Shinya Takamaeda-Y
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Shinya Takamaeda-Y
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Shinya Takamaeda-Y
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
Shinya Takamaeda-Y
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Shinya Takamaeda-Y
マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討
Shinya Takamaeda-Y
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
Shinya Takamaeda-Y
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
Shinya Takamaeda-Y
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
Shinya Takamaeda-Y
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
Shinya Takamaeda-Y
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Shinya Takamaeda-Y
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
Shinya Takamaeda-Y
Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討
Shinya Takamaeda-Y
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
Shinya Takamaeda-Y
PythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミング
Shinya Takamaeda-Y
Zynq + Vivado HLS入門
Zynq + Vivado HLS入門
narusugimoto
FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向
Shinya Takamaeda-Y
Destacado
(17)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Debian Linux on Zynq (Xilinx ARM-SoC FPGA) Setup Flow (Vivado 2015.4)
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Veriloggen.Thread & Stream: 最高性能FPGAコンピューティングを 目指したミックスドパラダイム型高位合成 (FPGAX 201...
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
Pythonによる高位設計フレームワークPyCoRAMでFPGAシステムを開発してみよう
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
PyCoRAM (高位合成友の会@ドワンゴ, 2015年1月16日)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
Veriloggen: Pythonによるハードウェアメタプログラミング(第3回 高位合成友の会 @ドワンゴ)
マルチパラダイム型高水準ハードウェア設計環境の検討
マルチパラダイム型高水準ハードウェア設計環境の検討
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
A CGRA-based Approachfor Accelerating Convolutional Neural Networks
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
PyCoRAMを用いたグラフ処理FPGAアクセラレータ
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
助教が吼える! 各界の若手研究者大集合「ハードウェアはやわらかい」
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
PyCoRAMによるPythonを用いたポータブルなFPGAアクセラレータ開発 (チュートリアル@ESS2014)
Mapping Applications with Collectives over Sub-communicators on Torus Network...
Mapping Applications with Collectives over Sub-communicators on Torus Network...
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
An FPGA-based Scalable Simulation Accelerator for Tile Architectures @HEART2011
Pythonを用いた高水準ハードウェア設計環境の検討
Pythonを用いた高水準ハードウェア設計環境の検討
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
コンピュータアーキテクチャ研究の最新動向〜ISCA2015参加報告〜 @FPGAエクストリーム・コンピューティング 第7回 (#fpgax #7)
PythonとVeriloggenを用いたRTL設計メタプログラミング
PythonとVeriloggenを用いたRTL設計メタプログラミング
Zynq + Vivado HLS入門
Zynq + Vivado HLS入門
FPGA・リコンフィギャラブルシステム研究の最新動向
FPGA・リコンフィギャラブルシステム研究の最新動向
Similar a Zynq+PyCoRAM(+Debian)入門
「さくらのクラウド」スタートアップスクリプトを作ってみよう! - concrete5を題材に -(オープンソースカンファレンス2014 Shimane)
「さくらのクラウド」スタートアップスクリプトを作ってみよう! - concrete5を題材に -(オープンソースカンファレンス2014 Shimane)
さくらインターネット株式会社
Tremaで構築!中小企業の社内LAN #Tremaday 120419
Tremaで構築!中小企業の社内LAN #Tremaday 120419
エイシュン コンドウ
Singularityで分散深層学習
Singularityで分散深層学習
Hitoshi Sato
Container Networking Deep Dive
Container Networking Deep Dive
Hirofumi Ichihara
Riscv+fpga200606
Riscv+fpga200606
たけおか しょうぞう
ネットワークコマンド入力に対応したツール事例
ネットワークコマンド入力に対応したツール事例
fumoto kazuhiro
COMSTARでiSCSI - OpenSolaris勉強会 2011.08
COMSTARでiSCSI - OpenSolaris勉強会 2011.08
tokuhy
Reconf_201409
Reconf_201409
Takefumi MIYOSHI
Mincs 日本語版
Mincs 日本語版
Masami Hiramatsu
なにわテック20180127
なにわテック20180127
Natsutani Minoru
自作RISC-VチップでLチカをやってみた
自作RISC-VチップでLチカをやってみた
Junichi Akita
Inside winnyp
Inside winnyp
FFRI, Inc.
クラウド時代のネットワーク再入門
クラウド時代のネットワーク再入門
Naoto MATSUMOTO
CMSI計算科学技術特論B(14) OpenACC・CUDAによるGPUコンピューティング
CMSI計算科学技術特論B(14) OpenACC・CUDAによるGPUコンピューティング
Computational Materials Science Initiative
20150715 xflow kikuta_final
20150715 xflow kikuta_final
Kazumasa Ikuta
show コマンド結果をパースする方法あれこれ #npstudy
show コマンド結果をパースする方法あれこれ #npstudy
akira6592
今さら聞けない人のためのDocker超入門 – OpenStack最新情報セミナー 2015年4月
今さら聞けない人のためのDocker超入門 – OpenStack最新情報セミナー 2015年4月
VirtualTech Japan Inc.
ネットワーク自動化、なに使う? ~自動化ツール紹介~(2017/08/18追加開催)
ネットワーク自動化、なに使う? ~自動化ツール紹介~(2017/08/18追加開催)
akira6592
ネットワーク自動化、なに使う? ~自動化ツール紹介~ (2017/07/21開催)
ネットワーク自動化、なに使う? ~自動化ツール紹介~ (2017/07/21開催)
akira6592
組み込みシステムのセキュリティ
組み込みシステムのセキュリティ
FFRI, Inc.
Similar a Zynq+PyCoRAM(+Debian)入門
(20)
「さくらのクラウド」スタートアップスクリプトを作ってみよう! - concrete5を題材に -(オープンソースカンファレンス2014 Shimane)
「さくらのクラウド」スタートアップスクリプトを作ってみよう! - concrete5を題材に -(オープンソースカンファレンス2014 Shimane)
Tremaで構築!中小企業の社内LAN #Tremaday 120419
Tremaで構築!中小企業の社内LAN #Tremaday 120419
Singularityで分散深層学習
Singularityで分散深層学習
Container Networking Deep Dive
Container Networking Deep Dive
Riscv+fpga200606
Riscv+fpga200606
ネットワークコマンド入力に対応したツール事例
ネットワークコマンド入力に対応したツール事例
COMSTARでiSCSI - OpenSolaris勉強会 2011.08
COMSTARでiSCSI - OpenSolaris勉強会 2011.08
Reconf_201409
Reconf_201409
Mincs 日本語版
Mincs 日本語版
なにわテック20180127
なにわテック20180127
自作RISC-VチップでLチカをやってみた
自作RISC-VチップでLチカをやってみた
Inside winnyp
Inside winnyp
クラウド時代のネットワーク再入門
クラウド時代のネットワーク再入門
CMSI計算科学技術特論B(14) OpenACC・CUDAによるGPUコンピューティング
CMSI計算科学技術特論B(14) OpenACC・CUDAによるGPUコンピューティング
20150715 xflow kikuta_final
20150715 xflow kikuta_final
show コマンド結果をパースする方法あれこれ #npstudy
show コマンド結果をパースする方法あれこれ #npstudy
今さら聞けない人のためのDocker超入門 – OpenStack最新情報セミナー 2015年4月
今さら聞けない人のためのDocker超入門 – OpenStack最新情報セミナー 2015年4月
ネットワーク自動化、なに使う? ~自動化ツール紹介~(2017/08/18追加開催)
ネットワーク自動化、なに使う? ~自動化ツール紹介~(2017/08/18追加開催)
ネットワーク自動化、なに使う? ~自動化ツール紹介~ (2017/07/21開催)
ネットワーク自動化、なに使う? ~自動化ツール紹介~ (2017/07/21開催)
組み込みシステムのセキュリティ
組み込みシステムのセキュリティ
Más de Shinya Takamaeda-Y
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
Shinya Takamaeda-Y
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
Shinya Takamaeda-Y
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Shinya Takamaeda-Y
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Shinya Takamaeda-Y
ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)
Shinya Takamaeda-Y
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
Shinya Takamaeda-Y
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
Shinya Takamaeda-Y
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
Shinya Takamaeda-Y
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
Shinya Takamaeda-Y
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
Shinya Takamaeda-Y
むかし名言集bot作りました!
むかし名言集bot作りました!
Shinya Takamaeda-Y
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
Shinya Takamaeda-Y
Network Performance of Multifunction On-chip Router Architectures (IEICE-CPSY...
Network Performance of Multifunction On-chip Router Architectures (IEICE-CPSY...
Shinya Takamaeda-Y
Más de Shinya Takamaeda-Y
(13)
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
DNNのモデル特化ハードウェアを生成するオープンソースコンパイラNNgenのデモ
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
ディープニューラルネットワーク向け拡張可能な高位合成コンパイラの開発
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Veriloggen.Stream: データフローからハードウェアを作る(2018年3月3日 高位合成友の会 第5回 @東京工業大学)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
Pythonによるカスタム可能な高位設計技術 (Design Solution Forum 2016@新横浜)
ゆるふわコンピュータ (IPSJ-ONE2017)
ゆるふわコンピュータ (IPSJ-ONE2017)
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A Framework for Efficient Rapid Prototyping by Virtually Enlarging FPGA Resou...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
A High Performance Heterogeneous FPGA-based Accelerator with PyCoRAM (Runner ...
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
PyCoRAM: Python-Verilog高位合成とメモリ抽象化によるFPGAアクセラレータ向けIPコア開発フレームワーク (FPGAX #05)
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
メモリ抽象化フレームワークPyCoRAMを用いたソフトプロセッサ混載FPGAアクセラレータの開発
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
PyCoRAM: Yet Another Implementation of CoRAM Memory Architecture for Modern F...
むかし名言集bot作りました!
むかし名言集bot作りました!
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
APGAS言語X10を用いたオンチップネットワークシミュレーションの並列化
Network Performance of Multifunction On-chip Router Architectures (IEICE-CPSY...
Network Performance of Multifunction On-chip Router Architectures (IEICE-CPSY...
Último
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
NTT DATA Technology & Innovation
新人研修 後半 2024/04/26の勉強会で発表されたものです。
新人研修 後半 2024/04/26の勉強会で発表されたものです。
iPride Co., Ltd.
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
CRI Japan, Inc.
LoRaWANスマート距離検出センサー DS20L カタログ LiDARデバイス
LoRaWANスマート距離検出センサー DS20L カタログ LiDARデバイス
CRI Japan, Inc.
業務で生成AIを活用したい人のための生成AI入門講座(社外公開版:キンドリルジャパン社内勉強会:2024年4月発表)
業務で生成AIを活用したい人のための生成AI入門講座(社外公開版:キンドリルジャパン社内勉強会:2024年4月発表)
Hiroshi Tomioka
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
iPride Co., Ltd.
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
iPride Co., Ltd.
Último
(7)
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
NewSQLの可用性構成パターン(OCHaCafe Season 8 #4 発表資料)
新人研修 後半 2024/04/26の勉強会で発表されたものです。
新人研修 後半 2024/04/26の勉強会で発表されたものです。
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
LoRaWAN スマート距離検出デバイスDS20L日本語マニュアル
LoRaWANスマート距離検出センサー DS20L カタログ LiDARデバイス
LoRaWANスマート距離検出センサー DS20L カタログ LiDARデバイス
業務で生成AIを活用したい人のための生成AI入門講座(社外公開版:キンドリルジャパン社内勉強会:2024年4月発表)
業務で生成AIを活用したい人のための生成AI入門講座(社外公開版:キンドリルジャパン社内勉強会:2024年4月発表)
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その32024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
Amazon SES を勉強してみる その22024/04/26の勉強会で発表されたものです。
Zynq+PyCoRAM(+Debian)入門
1.
Zynq + PyCoRAM
(+Debian) 入門 高前田 伸也 奈良先端科学技術大学院大学 情報科学研究科 E-mail: shinya_at_is_naist_jp
2.
チュートリアルの目的 n 「Zynq+Vivado HLS入門」や「Zynq+Synthesijer入門」 と同様にZynq上でPyCoRAMで生成したIPコアを用いた HW/SWシステムを動作させる方法を習得する l
ZynqにIPコアを組み込みDebian Linux上から利用します n ターゲットボード: ZedBoard l ZC706なども適宜読み替えれば同様の手順で可能 n 開発環境: Ubuntu (64-bit) 14.04 LTS n PyCoRAMを利用するためにPythonなどが必要です l Linuxの利用を推奨 n 主な流れは 「Zynq+Vivado HLS入門」「Zynq+Synthesijer入門」と にならっています 2015-03-19 Shinya T-Y, NAIST 2
3.
ゴールのシステム構成 n メモリコピーを行うハードウェアをARMから利用する l ARM上のソフトウェアでDRAM上に初期値を設定 l
IPコアがDRAMからデータを読み込み宛先領域に書き戻す l ARM上のソフトウェアで正しくコピーされたかどうか確認する n Debian Linuxを利用するリッチなシステム l OSによるメモリ管理が存在 l 一部メモリ領域をLinux 管理外として割り当て mmapを介して利用 • PL側は仮想アドレスでは メモリアクセスできない • 連続する物理メモリ空間を PL側に割り当てる 2015-03-19 Shinya T-Y, NAIST 3 PS ARM L1 L2 DRAM I/F PL PyCoRAM IP (memcpy) DRAM HP0GP0 Zynq
4.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 4 PyCoRAMによる開発 VivadoによるFPGAハードウェア開発 Linuxのビルド 実機検証
5.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 5
6.
Icarus Verilog・Python関連のインストール n apt-getでインストール n
pipでjinja2(テンプレートエンジン)をインストール 2015-03-19 Shinya T-Y, NAIST 6 sudo apt-get install iverilog gtkwave python3 python3-pip� pip3 install jinja2�
7.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 7
8.
PyCoRAM/Pyverilogのダウンロード n 開発用ディレクトリを作成し そこにPyCoRAMをGitHubからダウンロード n PyCoRAMの中にPyverilogをダウンロードし さらにpycoramの中にシンボリックリンクを作成 2015-03-19
Shinya T-Y, NAIST 8 mkdir -p ~/work� cd ~/work� git clone https://github.com/shtaxxx/PyCoRAM.git� cd PyCoRAM� git clone https://github.com/shtaxxx/Pyverilog.git� cd pycoram� ln -s ../Pyverilog/pyverilog� cd ../�
9.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 9
10.
memcpyをコンパイルしてみる n おなじみのmemcpyの例を試してみる n “PyCoRAM/sample/test/memcpy”へ移動しmake
build n “pycoram_userlogic_v1_00_a”というpcore/IP-XACT 両対応のIPコアのディレクトリが作成される n 中身が気になる方は”ctrl_thread.py”とuserlogic.vを確認 2015-03-19 Shinya T-Y, NAIST 10 cd sample/test/memcpy� make build� ls� less ctrl_thread.py� less userlogic.v�
11.
userlogic.v 2015-03-19 Shinya T-Y,
NAIST 11 `include "pycoram.v"� � `define THREAD_NAME "ctrl_thread"� � module userlogic # � (� parameter W_A = 10,� parameter W_D = 32,� parameter W_COMM_A = 4� )� (� input CLK,� input RST� );� � reg [W_A-1:0] mem_addr;� reg [W_D-1:0] mem_d;� reg mem_we;� wire [W_D-1:0] mem_q;� � reg [W_D-1:0] comm_d;� reg comm_enq;� wire comm_full;� wire [W_D-1:0] comm_q;� reg comm_deq;� wire comm_empty;� � always @(posedge CLK) begin� if(RST) begin� mem_addr <= 0;� mem_d <= 0;� mem_we <= 0;� comm_d <= 0;� comm_deq <= 0;� comm_enq <= 0;� end else begin� // do nothing� mem_addr <= 0;� mem_d <= 0;� mem_we <= 0;� comm_d <= 0;� comm_deq <= 0;� comm_enq <= 0;� end� end� CoramMemory1P� #(� .CORAM_THREAD_NAME(`THREAD_NAME),� .CORAM_ID(0),� .CORAM_SUB_ID(0),� .CORAM_ADDR_LEN(W_A),� .CORAM_DATA_WIDTH(W_D)� )� inst_data_memory� (.CLK(CLK),� .ADDR(mem_addr),� .D(mem_d),� .WE(mem_we),� .Q(mem_q)� );� � CoramChannel� #(� .CORAM_THREAD_NAME(`THREAD_NAME),� .CORAM_ID(0),� .CORAM_ADDR_LEN(W_COMM_A),� .CORAM_DATA_WIDTH(W_D)� )� inst_comm_channel� (.CLK(CLK),� .RST(RST),� .D(comm_d),� .ENQ(comm_enq),� .FULL(comm_full),� .Q(comm_q),� .DEQ(comm_deq),� .EMPTY(comm_empty)� );� � endmodule� � 何もしないハードウェア (メモリがあるだけ) メモリコピーの振る舞いは Python側で記述 (そもそもPython側の 仕事がDMA転送の管理)
12.
ctrl_thread.py 2015-03-19 Shinya T-Y,
NAIST 12 DSIZE = 4 # = 32 bit� RAMSIZE = 1024� � iochannel = CoramIoChannel(idx=0, datawidth=32)� ram = CoramMemory(idx=0, datawidth=DSIZE*8, size=RAMSIZE, length=1, scattergather=False)� channel = CoramChannel(idx=0, datawidth=32, size=16) # Unused� � def body():� # wait request� src = iochannel.read()� dst = iochannel.read()� size = iochannel.read()� � while True:� chunk_size = size if size < RAMSIZE * DSIZE else RAMSIZE * DSIZE� ram.write(0, src, chunk_size/DSIZE) # from DRAM to BlockRAM� ram.read(0, dst, chunk_size/DSIZE) # from BlockRAM to DRAM� size -= chunk_size� src += chunk_size� dst += chunk_size� if size == 0: break� � # notification� iochannel.write(1) � � while True:� body()� (AXI4/Avalon) slave interface (AXI4/Avalon) master interface BRAMからDRAMへDMA転送 DRAMからBRAMへDMA転送
13.
testbench.v n このファイルの内容が自動的にテストベンチ本体 (pycoram_userlogic_v1_00_a/test/test_pycoram_userlogic.v) に追記される l
iochannel (Slaveインターフェース)にアクセスする task文が自動的に生成されるのでそれを利用してアクセス 2015-03-19 Shinya T-Y, NAIST 13 reg [31:0] read_val;� � initial begin� #1000;� wait(sim_resetn == 1);� nclk();� iochannel_write_ctrl_thread_coramiochannel_0(0, 0); // src� iochannel_write_ctrl_thread_coramiochannel_0(1024, 0); // dst� iochannel_write_ctrl_thread_coramiochannel_0(128, 0); // size (byte)� nclk();� iochannel_read_ctrl_thread_coramiochannel_0(read_val, 0);� nclk();� #1000;� � nclk();� iochannel_write_ctrl_thread_coramiochannel_0(0, 0); // src� iochannel_write_ctrl_thread_coramiochannel_0(8192, 0); // dst� iochannel_write_ctrl_thread_coramiochannel_0(8192, 0); // size (byte)� nclk();� iochannel_read_ctrl_thread_coramiochannel_0(read_val, 0);� nclk();� #1000;� $finish;� end�
14.
シミュレーションで動作確認する n Icarus Verilogで実行しGTKWaveで波形を確認 2015-03-19
Shinya T-Y, NAIST 14 make sim� make view�
15.
GTKWaveで波形を確認する 2015-03-19 Shinya T-Y,
NAIST 15 n RVALIDのフェーズの後にWVALIDのフェーズが来る n アドレス (ARADDR, AWADDR) と データ (RDATA, WDATA) を見ると 正しく転送されているのがわかる
16.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 16
17.
Vivadoを起動する n 作業用ディレクトリを作成 (work/vivado_zynq_pycoram) n
“ip”というディレクトリを作成 n その中にPyCoRAM IPコアをコピー n 設定ファイルを読み込みVivadoを起動 2015-03-19 Shinya T-Y, NAIST 17 mkdir -p ~/work/vivido_zynq_pycoram� cd ~/work/vivido_zynq_pycoram� mkdir ip� cp -r ~/work/PyCoRAM/sample/test/� memcpy/pycoram_userlogic_v1_00_a ip/� 一行に続けて入力 source /opt/Xilinx/Vivado/2014.4/settings64.sh� vivado &�
18.
Open Example Project 2015-03-19
Shinya T-Y, NAIST 18
19.
Next 2015-03-19 Shinya T-Y,
NAIST 19
20.
Project nameを”zed”に 2015-03-19 Shinya
T-Y, NAIST 20
21.
Base Zynq Designを選択 2015-03-19
Shinya T-Y, NAIST 21
22.
ZedBoardを選択 2015-03-19 Shinya T-Y,
NAIST 22
23.
Finish 2015-03-19 Shinya T-Y,
NAIST 23
24.
ZedBoardベースシステム完成 2015-03-19 Shinya T-Y,
NAIST 24
25.
IP Settingsを変更 2015-03-19 Shinya
T-Y, NAIST 25
26.
Add Repository 2015-03-19 Shinya
T-Y, NAIST 26
27.
先ほど作成した”ip”ディレクトリを選択 2015-03-19 Shinya T-Y,
NAIST 27
28.
PyCoRAM IPコアが認識された 2015-03-19 Shinya
T-Y, NAIST 28
29.
Add IPでPyCoRAM IPコアを追加する 2015-03-19
Shinya T-Y, NAIST 29
30.
pycoram_userlogic_v1_0を選択 2015-03-19 Shinya T-Y,
NAIST 30
31.
PyCoRAM IPコアが追加された ZynqをダブルクリックしてRe-customize IP 2015-03-19
Shinya T-Y, NAIST 31
32.
32ビット幅のHP0 Interfaceを追加 2015-03-19 Shinya
T-Y, NAIST 32
33.
Run Connection Automationを実行 2015-03-19
Shinya T-Y, NAIST 33
34.
S_AXI_HP0とcorammemory_0_AXIを接続 2015-03-19 Shinya T-Y,
NAIST 34
35.
GP0とcoramiochannel_0_AXIを接続 2015-03-19 Shinya T-Y,
NAIST 35
36.
クロック・リセットを接続(繋ぐ前) 2015-03-19 Shinya T-Y,
NAIST 36
37.
リセットを接続 2015-03-19 Shinya T-Y,
NAIST 37
38.
クロックを接続 2015-03-19 Shinya T-Y,
NAIST 38
39.
アドレスをチェック(変更しない) 2015-03-19 Shinya T-Y,
NAIST 39
40.
Generate Bitstreamで合成 2015-03-19 Shinya
T-Y, NAIST 40
41.
聞かれたらYes 2015-03-19 Shinya T-Y,
NAIST 41
42.
合成が完了したらキャンセル 2015-03-19 Shinya T-Y,
NAIST 42
43.
File→Export→Export Hardware 2015-03-19 Shinya
T-Y, NAIST 43
44.
File→Launch SDK 2015-03-19 Shinya
T-Y, NAIST 44
45.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 45
46.
コマンドラインに戻ってU-Bootの作成 n workへ移動しコンパイルの準備 n U-Bootのダウンロード n
xilinx-v2014.4をチェックアウト 2015-03-19 Shinya T-Y, NAIST 46 cd ~/work� export CROSS_COMPILE=arm-xilinx-linux-gnueabi-� export ARCH=arm� git clone git://git.xilinx.com/u-boot-xlnx.git; cd u-boot-xlnx� git checkout -b xilinx-v2014.4 xilinx-v2014.4�
47.
SDカードからブートするように編集 n “include/configs/zynq-common.h” (-が削除,+が追加) 2015-03-19
Shinya T-Y, NAIST 47 emacs include/configs/zynq-common.h� diff --git a/include/configs/zynq-common.h b/include/configs/zynq-common.h� index db74f14..b3f821f 100644� --- a/include/configs/zynq-common.h� +++ b/include/configs/zynq-common.h� @@ -239,11 +239,11 @@� #define CONFIG_EXTRA_ENV_SETTINGS � "ethaddr=00:0a:35:00:01:220" a� "kernel_image=uImage0" � - "kernel_load_address=0x20800000" � + "kernel_load_address=0x30000000" � "ramdisk_image=uramdisk.image.gz0" � "ramdisk_load_address=0x40000000" � "devicetree_image=devicetree.dtb0" � - "devicetree_load_address=0x20000000" � + "devicetree_load_address=0x2A000000" � "bitstream_image=system.bit.bin0" � "boot_image=BOOT.bin0" � "loadbit_addr=0x1000000" � @@ -289,8 +289,7 @@� "echo Copying Linux from SD to RAM... && " � "fatload mmc 0 ${kernel_load_address} ${kernel_image} && " � "fatload mmc 0 ${devicetree_load_address} ${devicetree_image} && " � - "fatload mmc 0 ${ramdisk_load_address} ${ramdisk_image} && " � - "bootm ${kernel_load_address} ${ramdisk_load_address} ${devicetree_load_address}; " � + "bootm ${kernel_load_address} - ${devicetree_load_address}; " � "fi0" � “usbboot=if usb start; then ” �
48.
U-Bootをビルド n デフォルトの設定をロードしてからコンパイル n 出来上がったu-bootをVivadoのディレクトリにコピー n
u-boot.elf完成 2015-03-19 Shinya T-Y, NAIST 48 make zynq_zed_config� make� cp u-boot ~/work/vivado_zynq_pycoram/u-boot.elf�
49.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 49
50.
SDKでFile→New→Project 2015-03-19 Shinya T-Y,
NAIST 50
51.
Application Projectを選択しNext 2015-03-19 Shinya
T-Y, NAIST 51
52.
Project nameをfsblとしてNext 2015-03-19 Shinya
T-Y, NAIST 52
53.
Zynq FSBLを選択しFinish 2015-03-19 Shinya
T-Y, NAIST 53
54.
fsblを右クリックしCreate Boot Imageを選択 Addをクリック 2015-03-19
Shinya T-Y, NAIST 54
55.
Browse 2015-03-19 Shinya T-Y,
NAIST 55
56.
先ほど作成したu-boot.elfを選択 2015-03-19 Shinya T-Y,
NAIST 56
57.
OK 2015-03-19 Shinya T-Y,
NAIST 57
58.
Create Image 2015-03-19 Shinya
T-Y, NAIST 58
59.
完成したBOOT.binをコピー n bootimage/BOOT.binをBOOT.BINとしてコピー n VivadoとSDKを閉じる 2015-03-19
Shinya T-Y, NAIST 59 cp ~/work/vivado_zynq_pycoram/zed.sdk/fsbl/� bootimage/BOOT.bin ~/work/BOOT.BIN� 1行で続けて
60.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 60
61.
uImage (カーネルイメージ) のダウンロード n
Gitでダウンロードしxcomm_zynqをチェックアウト n Zynq用設定を適用しmenuを開く n “Device Drivers”→“Userspace I/O drivers”を選択し すべてに<*>がついていることを確認する(図参照) n “less .config”として以下の設定があることを確認する 2015-03-19 Shinya T-Y, NAIST 61 cd ~/work� git clone https://github.com/analogdevicesinc/linux.git ; cd linux � git checkout xcomm_zynq� make zynq_xcomm_adv7511_defconfig� make menuconfig� CONFIG_UIO=y� CONFIG_UIO_PDRV=y� CONFIG_UIO_PDRV_GENIRQ=y�
62.
NFSの設定(必要があれば設定) n 研究室などでNFSでファイルシステムを共有する場合に 要設定(単独で利用する場合には不要ためスキップ) n NFSを利用するにはカーネルでNFSをONにする n
“File systems”→”Network file systems”を<*>にする n NFS関連のオプションを<*>で選択する(図参照) n “less .config”として以下の設定があることを確認する (次ページ参照) 2015-03-19 Shinya T-Y, NAIST 62
63.
2015-03-19 Shinya T-Y,
NAIST 63 CONFIG_NETWORK_FILESYSTEMS=y� CONFIG_NFS_FS=y� CONFIG_NFS_V2=y� CONFIG_NFS_V3=y� CONFIG_NFS_V3_ACL=y� CONFIG_NFS_V4=y� CONFIG_NFS_SWAP=y� CONFIG_NFS_V4_1=y� CONFIG_NFS_V4_2=y� CONFIG_PNFS_FILE_LAYOUT=y� CONFIG_NFS_V4_1_IMPLEMENTATION_ID_DOMAIN="kernel.org"� CONFIG_NFS_V4_1_MIGRATION=y� # CONFIG_ROOT_NFS is not set� CONFIG_NFS_USE_LEGACY_DNS=y� # CONFIG_NFSD is not set� CONFIG_GRACE_PERIOD=y� CONFIG_LOCKD=y� CONFIG_LOCKD_V4=y� CONFIG_NFS_ACL_SUPPORT=y� CONFIG_NFS_COMMON=y�
64.
menuconfigの設定: UIO (1) 2015-03-19
Shinya T-Y, NAIST 64
65.
menuconfigの設定: UIO (2) 2015-03-19
Shinya T-Y, NAIST 65
66.
menuconfigの設定: UIO (3) 2015-03-19
Shinya T-Y, NAIST 66
67.
menuconfigの設定 : NFS
(1) 2015-03-19 Shinya T-Y, NAIST 67
68.
menuconfigの設定 : NFS
(2) 2015-03-19 Shinya T-Y, NAIST 68
69.
menuconfigの設定 : NFS
(3) 2015-03-19 Shinya T-Y, NAIST 69
70.
uImage (カーネルイメージ) のコンパイル n
PATHの設定 n コンパイル n 完成したuImageはlinux/arch/arm/bootにあるのでコピー 2015-03-19 Shinya T-Y, NAIST 70 export PATH=/home/yourname/work/u-boot-xlnx/tools:$PATH� make uImage LOADADDR=0x00008000� cp ~/work/linux/arch/arm/boot/uImage ~/work�
71.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 71
72.
Device Tree設定ファイルの編集 n zynq-zed.dtsi
を編集する (-が削除,+が追加) n “mem=256M” を追加しLinuxに割り当てるメモリ量を256MBに制限 n “dmem-io”で /dev/uioX を追加している l usermemoryでDRAM後半256MBを /dev/uio0 に割り当て l pycoram0は /dev/uio1 • アドレス・サイズ値はVivadoでのAddress Editorと同じにする 2015-03-19 Shinya T-Y, NAIST 72 emacs ~/work/linux/arch/arm/boot/dts/zynq-zed.dtsi� chosen {� - bootargs = "console=ttyPS0,115200 root=/dev/mmcblk0p2 rw earlyprintk rootfstype=ext4 rootwait";� + bootargs = "console=ttyPS0,115200 mem=256M root=/dev/mmcblk0p2 rw earlyprintk rootfstype=ext4 rootwait";� linux,stdout-path = "/amba@0/uart@E0001000";� };� � + usermemory {� + compatible = "dmem-uio";� + reg = < 0x10000000 0x10000000 >; // (address, size)� + };� +� + pycoram0 {� + compatible = "dmem-uio";� + reg = < 0x43c00000 0x10000 >; // (address, size)� + };� +�
73.
Device Tree設定ファイルの追加 n zynq-zed-pycoram.dts
を作成する(ほぼ空) 2015-03-19 Shinya T-Y, NAIST 73 touch ~/work/linux/arch/arm/boot/dts/zynq-zed-pycoram.dts� emacs ~/work/linux/arch/arm/boot/dts/zynq-zed-pycoram.dts� /dts-v1/;� � /include/ "zynq-zed.dtsi”�
74.
Device Treeのコンパイル n Linuxディレクトリの中でmakeする n
linux/arch/arm/boot/dts/zynq-zed-pycoram.dtb をコピー 2015-03-19 Shinya T-Y, NAIST 74 cd ~/work/linux� make zynq-zed-pycoram.dtb� cp ~/work/linux/arch/arm/boot/dtb/zynq-zed-pycoram.dtb� ~/work/devicetree.dtb� 1行で続けて
75.
uEnv.txtの作成 n uEnv.txtに以下の内容を書き込む 2015-03-19 Shinya
T-Y, NAIST 75 emacs ~/work/uEnv.txt� fdt_high=0x10000000� initrd_high=0x10000000�
76.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 76
77.
rootfs構築のための環境設定 n 各種ツールをインストールし環境変数を設定 n $targetdirの中に構築開始 2015-03-19
Shinya T-Y, NAIST 77 cd ~/work� sudo apt-get install qemu-user-static debootstrap binfmt-support� export targetdir=rootfs� export distro=wheezy� mkdir $targetdir� sudo debootstrap --arch=armhf --foreign $distro $targetdir� sudo cp /usr/bin/qemu-arm-static $targetdir/usr/bin� sudo cp /etc/resolv.conf $targetdir/etc� sudo chroot $targetdir�
78.
QEMUを使ってrootfs構築 (1) n 下記コマンドを順次入力 2015-03-19
Shinya T-Y, NAIST 78 distro=wheezy � export LANG=C� /debootstrap/debootstrap --second-stage� cat <<EOT > /etc/apt/sources.list� deb http://ftp.jp.debian.org/debian $distro main contrib non-free� deb-src http://ftp.jp.debian.org/debian $distro main contrib non-free� deb http://ftp.debian.org/debian $distro-updates main contrib non-free� deb-src http://ftp.debian.org/debian $distro-updates main contrib non-free� deb http://security.debian.org/debian-security $distro/updates main contrib non-free� deb-src http://security.debian.org/debian-security $distro/updates main contrib non-free� EOT� cat << EOT > /etc/apt/apt.conf.d/71-no-recommends� APT::Install-Recommends "0";� APT::Install-Suggests "0";� EOT�
79.
QEMUを使ってrootfs構築 (2) n 下記コマンドを順次入力:
passwdでrootパスワード設定 n IPアドレス等は環境に応じて設定する 2015-03-19 Shinya T-Y, NAIST 79 apt-get update� apt-get install locales dialog � dpkg-reconfigure locales� apt-get install openssh-server ntpdate resolvconf sudo less hwinfo ntp tcsh zsh� passwd� echo <<EOT >> /etc/network/interfaces� auto eth0� iface eth0 inet static� address 192.168.0.100� netmask 255.255.255.0� gateway 192.168.0.1� dns-nameservers 192.168.0.1� EOT�
80.
QEMUを使ってrootfs構築 (3) n resolv.conf
も同様 n /etc/ssh/sshd_config の設定を確認: n l “PasswordAuthentication yes” 2015-03-19 Shinya T-Y, NAIST 80 echo <<EOT >> /etc/resolv.conf� nameserver 192.168.0.1� EOT� vi /etc/ssh/sshd_config�
81.
QEMUを使ってrootfs構築 (4) n いろいろインストール n
必要あればNISとNFSをインストール(しなくて良い) n 終了し不要なファイルを削除 2015-03-19 Shinya T-Y, NAIST 81 echo debian-zynq > /etc/hostname� echo T0:2345:respawn:/sbin/getty -L ttyS0 115200 vt1000 >> /etc/inittab� apt-get install screen bash-completion emacs time� apt-get install gcc g++ gcc-4.7 g++-4.7� apt-get install python python-pip python3 python3-pip� apt-get install nis nfs-common� exit� sudo rm -f $targetdir/usr/bin/qemu-arm-static�
82.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 82
83.
SDカードをフォーマットする n 16GB以上あると良い n GpartedでSDカードのパーティションを編集 l
インストールして実行 n 先頭から以下の様な構成にする l 空き領域 (4MB) l BOOT (64MB, FAT32, bootableフラグ追加) l rootfs (残りすべて, ext4) 2015-03-19 Shinya T-Y, NAIST 83 sudo apt-get install gparted –y� sudo gparted &�
84.
SDカードに書き込む n /media/yourname/BOOT/に4つのファイルをコピー n /media/yourname/rootfs/に~/work/rootfs/の内容をコピー n
システム完成! l ジャンパーピンの設定を確認 l イーサネットケーブルを差し込みネットワークに接続 l SDカードをZedBoardに差し込んで起動しましょう 2015-03-19 Shinya T-Y, NAIST 84 cp ~/work/BOOT.BIN /media/yourname/BOOT/� cp ~/work/devicetree.dtb /media/yourname/BOOT/� cp ~/work/uEnv.txt /media/yourname/BOOT/� cp ~/work/uImage /media/yourname/BOOT/� sudo cp -a ~/work/rootfs/* /media/yourname/rootfs/�
85.
ジャンパーピン 2015-03-19 Shinya T-Y,
NAIST 85
86.
開発手順 n 開発環境の準備 n PyCoRAM/Pyverilogのダウンロード n
IPコア作成 n Vivadoで合成 n U-Bootのコンパイル n SDKでブートイメージ (BOOT.BIN) の作成 n Linuxカーネルイメージの作成 n Device Treeの作成 n Debian ルートファイルシステム (rootfs) の作成 n SDカードへの書き込み n Zynq+Debian上でプログラム実行 2015-03-19 Shinya T-Y, NAIST 86
87.
ssh経由でログインする n IPアドレスは先ほど設定したもの n ID:
root, パスワード: passwdで設定したもの n こんな感じでログインできるはず 2015-03-19 Shinya T-Y, NAIST 87 ssh root@192.168.0.100�
88.
memcpyプログラム (1) n memcpy.c
を作成する n 内容(次ページに続く) 2015-03-19 Shinya T-Y, NAIST 88 #include <stdio.h>� #include <stdlib.h>� #include <unistd.h>� #include <assert.h>� #include <sys/mman.h>� #include <fcntl.h>� � #define UIO_MEM "/dev/uio0"� #define UIO_PYCORAM "/dev/uio1"� � #define UMEM_SIZE (0x10000000)� #define UMEM_ADDR (0x10000000)� #define MAP_SIZE (0x00001000)� � void cache_clean(char* addr, int size)� {� __clear_cache(addr, addr + size);� }� � void usage()� {� printf("usage: pycoram_memcpy -s <size> -v <value> -cn");� }� touch memcpy.c�
89.
memcpyプログラム (2) n 次のページに続く・・・ 2015-03-19
Shinya T-Y, NAIST 89 int main(int argc, char *argv[])� {� int c;� int value = 0;� int check = 0;� unsigned int size = 1024;� while ((c = getopt(argc, argv, "s:v:ch")) != -1) {� switch(c) {� case 's':� size = atoi(optarg);� break;� case 'v':� value = atoi(optarg);� break;� case 'c':� check = 1;� break;� case 'h':� usage();� return 0;� default:� printf("invalid option: %cn", c);� usage();� return -1;� }� }�
90.
memcpyプログラム (3) n 次のページに続く・・・ 2015-03-19
Shinya T-Y, NAIST 90 int fd_mem = open(UIO_MEM, O_RDWR);� if(fd_mem < 1){� perror(argv[0]);� printf("Invalid UIO device file: '%s'n", UIO_MEM);� return -1;� }� volatile unsigned int *usermemory = (volatile unsigned int*) mmap(NULL, UMEM_SIZE, PROT_READ|PROT_WRITE, MAP_SHARED, fd_mem, 0);� � int fd_pycoram = open(UIO_PYCORAM, O_RDWR);� if(fd_pycoram < 1){� perror(argv[0]);� printf("Invalid UIO device file: '%s'n", UIO_PYCORAM);� return -1;� }� volatile unsigned int *pycoram = (volatile unsigned int*) mmap(NULL, MAP_SIZE, PROT_READ|PROT_WRITE, MAP_SHARED, fd_pycoram, 0);� � volatile int *a = (volatile int*) &usermemory[0];� volatile int *b = (volatile int*) &usermemory[size];�
91.
memcpyプログラム (4) n 次のページに続く・・・ 2015-03-19
Shinya T-Y, NAIST 91 // initialization of data� int i;� � if(check) goto verify;� � for(i=0; i<size * 2; i++){� //printf("write %10dn", i);� a[i] = i + value;� }� � cache_clean((char*)usermemory, size * sizeof(int) * 2);� msync((void*)usermemory, UMEM_SIZE, MS_SYNC);� � int src = UMEM_ADDR;� int dst = UMEM_ADDR + size * sizeof(int);� � printf("memcpy from 'a' to 'b'n");� printf("src = %08xn", src);� printf("dst = %08xn", dst);� printf("size = %8dn", size);� � *pycoram = (volatile unsigned int) src;� printf(".");� *pycoram = (volatile unsigned int) dst;� printf(".");� *pycoram = (volatile unsigned int) size * sizeof(int);� printf(".n");� volatile int recv = *pycoram;�
92.
memcpyプログラム (5) 2015-03-19 Shinya
T-Y, NAIST 92 verify: if(check){ printf("check onlyn"); } cache_clean((char*)usermemory, size * sizeof(int) * 2); msync((void*)usermemory, UMEM_SIZE, MS_INVALIDATE); int mismatch = 0; for(i=0; i<size; i++){ //printf("read %10dn", b[i]); if(a[i] != b[i]){ mismatch = 1; printf("%10d %10dn", a[i], b[i]); } if(i==size-1){ //printf("read %10dn", b[i]); } } if(mismatch){ printf("NGn"); }else{ printf("OKn"); } munmap((void*) usermemory, UMEM_SIZE); munmap((void*) pycoram, MAP_SIZE); return 0; }
93.
memcpyプログラムについて n ARMで初期値を設定し, PyCoRAM IPコアで違う領域へコピーしてもらい, 最後に正しくコピーされているかどうかを確認する n
なぜ /dev/uio0 をmmapしているのか? l DRAM前半256MBはLinux管理の領域のためPL側はデータが存在 する物理アドレスを知ることができない l (物理アドレスがわかったとしても) 論理空間で連続していても物理空間で連続とは限らないため PL側での大規模データの取り扱いが面倒になる l DRAM後半256MBをLinux非管理領域とし/dev/uio0にファイルと してマップ,PL側と連続256MBの領域を共有 l mmapがデータをキャッシュする可能性があるのでmsyncで吐き 出している(もしかしてなくても良い) l L1/L2キャッシュにDirtyなデータが残っている可能性があるので gcc拡張の__clear_cache(begin, end)でフラッシュ 2015-03-19 Shinya T-Y, NAIST 93
94.
memcpyプログラムをコンパイル&実行 n コンパイルする n 実行する n
このような実行結果が得られればOK l どうでしたか? 2015-03-19 Shinya T-Y, NAIST 94 gcc -O2 memcpy.c� ./a.out -s 4096�
95.
補足:もしHDMIを使いたい場合には n Analog Devicesが配布しているリファレンスデザインを 利用するのが良い l
ADI Reference Designs HDL User Guide • http://wiki.analog.com/resources/fpga/docs/hdl • https://github.com/analogdevicesinc/hdl l Vivado 2014.2を対象としておりいくつかのファイルが要修正 l IPコアをVivado上のtclで自前でビルドする必要があり面倒 l ZC706等のボードのリファレンスデザインも同梱 n 上記リファレンスデザインでも PyCoRAM IPコアが動作することは確認済み 2015-03-19 Shinya T-Y, NAIST 95
96.
補足:その他 n /usr/bin/sudo のパーミッションがおかしいので修正する n
/etc/hosts にホスト名を書く n sudoersの設定にはvisudoを使う n root以外が /dev/uio* を使う場合には パーミッションを変更する 2015-03-19 Shinya T-Y, NAIST 96 chmod 6755 /usr/bin/sudo� 127.0.0.1 localhost yourhostname� chmod 777 /dev/uio*�
97.
参考にしたウェブサイト n Zynq +
Vivado HLS入門 l http://www.slideshare.net/narusugimoto/zynq-vivado-hls?related=1 n Zynq + Synthesijer入門 l http://www.slideshare.net/miyox/synthesijer-zynq-qs20150316 n ZedBoard用のUbuntu Linuxをビルド: FPGAの部屋 l http://marsee101.blog19.fc2.com/blog-entry-2813.html n Yet Another Guide to Running Linaro Ubuntu Linux Desktop on Xilinx Zynq on the ZedBoard l https://fpgacpu.wordpress.com/2013/05/24/yet-another-guide-to- running-linaro-ubuntu-desktop-on-xilinx-zynq-on-the-zedboard/ n Building a pure Debian armhf rootfs l https://blog.night-shade.org.uk/2013/12/building-a-pure-debian- armhf-rootfs/ n ADI Reference Designs HDL User Guide l http://wiki.analog.com/resources/fpga/docs/hdl 2015-03-19 Shinya T-Y, NAIST 97
Descargar ahora