AWS EC2 F1とXilinx SDAccel
•
0 recomendaciones•1,511 vistas
AWS EC2 F1について、みんなでワイワイ調べる会 https://fpgax.connpass.com/event/52769/ で、説明した資料です。
Recomendados
Más contenido relacionado
La actualidad más candente
La actualidad más candente (20)
Similar a AWS EC2 F1とXilinx SDAccel
Similar a AWS EC2 F1とXilinx SDAccel (20)
Más de Mr. Vengineer
Más de Mr. Vengineer (20)
AWS EC2 F1とXilinx SDAccel
- 1. AWS EC2 F1と Xilinx SDAccel @Vengineer 2017/07/08 いつものように ソースコードと ドキュメントの中を 探ってみました
- 2. ブログ : Vengineerの戯言 http://blogs.yahoo.co.jp/verification_engineer Twitter : ＠Vengineer FPGAマガジン (No.16/17) FPGAコミュニティのススメ http://fpga.cqpub.co.jp/ 自己紹介 SlideShare https://www.slideshare.net/ssuser479fa3
- 4. ソフトウェア
- 6. 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.48, Figure 31 SDAccelソフトウェア構成
- 8. OpenCL Runtime Software どちらも非公開 Xilinx SDAccel xilinxopencl AWS EC2 F1 Xilinx SDAccel runtime software
- 9. HAL(Hardware Abstraction Layer) Xilinx SDAccel Xilinx OpenCL Hardware Abstraction Layer SDx/2016.4/data/sdaccel/pcie/src/ の xclhal.zip AWS EC2 F1 SDAccel Hardware Abstraction Layer for AWS FPGA (xilinx製 + Amazon) https://github.com/aws/aws-fpga/tree/master/sdk/SDAccel 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.51
- 10. HAL : SDAccel xclProbe xclOpen xclClose xclResetDevice xclGetDeviceInfo2 xclLockDevice xclReClock2 xclLoadBitstream xclLoadXclBin xclAllocDeviceBuffer xclAllocDeviceBuffer2 xclFreeDeviceBuffer xclCopyBufferHost2Device xclCopyBufferDevice2Host 引用：PlatforxclCopyBufferDevice2Hostm Development Guide, UG1164 (v2016.4) March 9, 2017, Page.51 xclGetDeviceClockFreqMHz xclGetReadMaxBandwidthMBps xclGetWriteMaxBandwidthMBps xclPerfMonClockTraining xclPerfMonStartCounters xclPerfMonStopCounters xclPerfMonReadCounters xclPerfMonStartTrace xclPerfMonStopTrace xclPerfMonGetTraceCount xclPerfMonReadTrace xclWrite xclRead xclUpgradeFirmware2 xclBootFPGA
- 11. HAL : AWS EC2 F1 Rev 1.0 xclOpen xclClose xclGetDeviceInfo2 xclLoadBitstream xclLoadXclBin xclAllocDeviceBuffer xclAllocDeviceBuffer2 xclFreeDeviceBuffer xclCopyBufferHost2Device xclCopyBufferDevice2Host xclBootFPGA 引用：https://github.com/aws/aws-fpga/blob/master/sdk/SDAccel/userspace/src/shim.cpp xclWrite xclRead xclUpgradeFirmware xclUpgradeFirmware2 Rev1.1 xclProbe xclResetDevice xclReClock2 xclLockDevice
- 12. HAL : AWS EC2 F1 引用：https://github.com/aws/aws-fpga/blob/master/sdk/SDAccel/userspace/src/perf.cpp 下記の関数の中身は、空 xclPerfMonStartCounters xclPerfMonStopCounters xclPerfMonReadCounters xclPerfMonClockTraining xclPerfMonStartTrace xclPerfMonStopTrace xclPerfMonGetTraceCount xclPerfMonReadTrace xclGetDeviceClocxclProbekFreqMHz xclGetReadMaxBandwidthMBps xclGetWriteMaxBandwidthMBps xclGetDeviceTimestamp xclSetOclRegionProfilingNumberSlots
- 13. DMA Driver Xilinx SDAccel xcldma SDxをインストールしたplaforms/<dsa>/sw/driverのxcldma.zip AWS EC2 F1 EDMA (Amazon製) https://github.com/aws/aws-fpga/tree/master/sdk/linux_ker nel_drivers/edma 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.48
- 14. ハードウェア
- 15. 引用：SDAccel Environment User Guide, UG1023 (v2016.4) March 9, 2017, Page.9, Figure 2 Host/ServerとFPGAの関係 ホスト： PC x86 or Power8/9 デバイス：FPGA部 ・Infrastructure IP PCIe / DMA ・Memory DDR3/DDR4 ・OpenCL Kernel
- 16. 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.6, Figure 1 Host/ServerとFPGAの関係
- 17. 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.16, Figure 6 Static Regionと Programmable Regionの関係
- 18. 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.17, Figure 7 Vivadoの中では？ Static Region Programmable Region
- 19. 引用：Platform Development Guide, UG1164 (v2016.4) March 9, 2017, Page.8, Figure 2 Regular PR と Expanded PR
- 20. 引用：Xilinx Reference Design for KU115 Developer Board for Acceleration, UG1234 (v2016.4) May 10, 2017, Page.19, Figure 10 Vivadoの中では？ DDR3 Ctrl AXI Interconnect PCIe I/F & DMA SDAccel AXI Interconnect
- 21. 引用：Xilinx Reference Design for KU115 Developer Board for Acceleration, UG1234 (v2016.4) May 10, 2017, Page.20, Figure 11 Programmable Region ・16個のカーネルまでサポート ・外部I/Oに直接接続可能
- 22. 引用：Xilinx Reference Design for KU115 Developer Board for Acceleration, UG1234 (v2016.4) May 10, 2017, Page.21, Figure 12 Vivadoの中では？ 3個のカー ネル AXI Interconnect AXI Interconnect
- 23. 引用 ：https://raw.githubusercontent.com/aws/aws-fpga/master/hdk/docs/images/AWS_Shell_CL_overvie w.jpg AWS EC2 F1 FPGAブロック図
- 24. 引用 ：https://raw.githubusercontent.com/aws/aws-fpga/master/hdk/cl/examples/cl_dram_dma/design/cl_ dram_dma.jpg AWS EC2 F1 DMAサンプル AXI Interconnect DDR4 DMA PCIe SDA 割込OCL BAR1Debug DDR4-A, B, D
- 25. 引用：Xilinx Reference Design for KU115 Developer Board for Acceleration, UG1234 (v2016.4) May 10, 2017, Page.10, Figure 2-3 SDAccell実装例
- 26. ありがとうございました ブログ : Vengineerの戯言 http://blogs.yahoo.co.jp/verification_engineer Twitter : ＠Vengineer 勉強会主催 : Xilinx Zynq MPSoC (2016/02/20) Altera SDK for OpenCL (2016/06/10) Xilinx SDSoC (2017/01/28) PYNQ祭り (2017/03/04) FPGAディープラーニング実践懇親会 (2017/05/20) AWS EC2 F1について、みんなでワイワイ調べる会 (2017/07/08)