1. INSTITUTO SUPERIOR TECNOLÓGICO
SECAP - AMBATO
MÓDULO DE DIGITALES
Elaborado por: Ing. MSc Fernando Carrillo S.
En caso de reproducción hacer referencia a la fuente, el derecho de compilación está avalado en el
cuerpo constitucional de la República del Ecuador.
Ambato-Ecuador
• CONTENIDO
2. Una señal es la variación de una magnitud que permite transmitir información. Las señales pueden ser de dos tipos:
Señales analógicas
Pueden adquirir infinitos valores entre dos extremos cualesquiera. La
variación de la señal forma una gráfica continua.
Señales
digitales
Puede adquirir únicamente valores concretos, es decir, no varían a lo
largo de un continuo, por ejemplo el estado de una bombilla solo puede
tener dos valores (0 apagada y 1 encendida). A cada valor de la señal
digital se la llama bit y es la unidad mínima de información.
ACTIVIDAD 1
1. ¿Cuáles de las siguientes cantidades son analógicas y cuales son digitales?
a. Interruptor b. Flexómetro c. Temperatura d.
Granos de arena en la playa e. Control de volumen de un radio
2. Anote la diferencia entre cantidades analógicas y digitales
3. Enumere las ventajas del uso de sistemas digitales frente a sistemas análogos
SISTEMAS DE NUMERACIÓN
Un sistema de numeración es un conjunto de símbolos y reglas que permiten representar datos numéricos
…S2 S1 S0. S-1 S-2…
De forma común general los números para todas las bases se escribe:
NB = …+ S3B3
+S2B2
+S1B1
+S0B0
+S-1B-1
+S-2B-2
+…
Donde: B representa la base y N el número completo.
Los sistemas as usados son el decimal, el binario, octal y hexadecimal.
Sistema de numeración decimal
El sistema de numeración que utilizamos habitualmente es el decimal, que se compone de diez símbolos o dígitos (0, 1,
2, 3, 4, 5, 6, 7, 8 y 9).
En este sistema el número 728, por ejemplo, significa:
N10 = 7 centenas + 2 decenas + 8 unidades, es decir:
N10= 700 + 20 + 8 o, lo que es lo mismo,
N10= 7⋅102
+2⋅101
+8⋅100
=728
Sistema Binario
El sistema binario utiliza dos dígitos: 0 y 1. Cada uno representa un bit de información.
Ing. MSc Fernando Carrillo2
| | Digitales
3. O+1=1 1+1=10 10+1=1111+1=100 100+1=101
Sistema De Numeración Octal
En el sistema octal los números se representan mediante ocho dígitos diferentes: 0, 1, 2, 3, 4, 5, 6 y 7. Cada dígito
tiene, naturalmente, un valor distinto dependiendo del lugar que ocupen.
Sistema De Numeración Hexadecimal
En este sistema, los números se representan con dieciséis símbolos: 0, 1, 2, 3, 4, 5, 6, 7, 8, 9, A, B, C, D, E y F.
Equivalencia de decimal, octal, hexadecimal y binario.
DECIMAL OCTAL HEXADECIMAL BINARIO
0 0 0 0
1 1 1 1
2 2 2 10
3 3 3 11
4 4 4 100
5 5 5 101
6 6 6 110
7 7 7 111
8 10 8 1000
9 11 9 1001
10 12 A 1010
11 13 B 1011
12 14 C 1100
13 15 D 1101
14 16 E 1110
15 17 F 1111
16 20 10 10000
17 21 11 10001
18 22 12 10010
19 23 13 10011
20 24 14 10100
Conversión Entre Sistemas De Numeración
DE CUALQUIER BASE A BASE 10
Para convertir un número de un base a su equivalente en base 10. Se representa el número dado en su forma común
en base específica B y se simplifica utilizando la aritmética decimal.
Así el número (1011001)2, en su forma común base específica es:
N10=1x26
+0x25
+1x24
+1x23
+0x22
+0x21
+1x20
N10=64+16+8+1=89
Entonces: (1011001)2=(89)10
DE BASE 10 A CUALQUIER BASE
Se emplea el método de las divisiones- multiplicaciones sucesivas (El valor usado como divisor y multiplicador es la
base específica). La división para la parte entera y la multiplicación para la parte fraccionaria.
Para encontrar la equivalencia del número (49,125)10 en base 2:
Primero separamos la parte entera y realizamos las
divisiones sucesivas para 2.
Para la parte fraccionaria tenemos:
0,125x2=0.25 (S-1=0)
0,25x2=0,5 (S-2=0)
Ing. MSc Fernando Carrillo3
| | Digitales
4. 49 2
S0=
1 24 2
S1=0 12 2
S2=0 6 2
S3=0 3 2
S4=
1 S5=1
0,5x2=1,00 (S-3=1)
(0,125)10 = (0,001)2
(49)10 = (110001)2
De tal manera que: (49,125)10= (11001,001)2
Los número binarios pueden convertirse a octales agrupando los dígitos binarios en triadas de bits comenzando
por el punto binario; si es necesario se agregan ceros para completar las triadas. Para convertir números octales a
sus correspondientes binarios se debe hacer la conversión de cada digito octal a su correspondiente triada de bits.
Así por ejemplo, el número octal (231.015)8 corresponde al número binario
(010011001.000001 101)2
La conversión de un binario a hexadecimal, se realiza de manera similar a lo anterior pero ahora se separa en
grupos de cuatro bits, y luego se remplaza cada grupo por su correspondiente digito hexadecimal.
El numero binario (0010 01101100 0111. 0011 1011 0010)2 equivale a (26C7.3B2)16
ACTIVIDAD 2
1. Realizar las conversiones indicadas:
a. 132710 a binario, octal y hexadecimal
b. 2D8A16 a decimal, binario y octal
c. 1111111111112 a hexadecimal, octal y decimal
ARÍTMETICA BINARIA
Una operación aritmética es un procedimiento numérico con le cual se obtiene un resultado.
ACTIVIDAD 3
Realice las siguientes operaciones:
a. 10110111 + 1011011
b. 1010110-101011
c. 101110 x 11011
Ing. MSc Fernando Carrillo4
| | Digitales
5. d. 1001111101 ÷ 110
Código BCD (Decimal codificado en binario)
En el sistema BCD los números poseen un formato de codificación en binario, tal que cada digito decimal se representa
mediante un conjunto de cuatro dígitos binarios así:
Decimal BCD
0 0000
1 0001
2 0010
3 0011
4 0100
5 0101
6 0110
7 0111
8 1000
9 1001
.
.
.
18 0001 1000
COMPUERTAS LÓGICAS
Compuerta NOT
Compuerta AND
Su salida será alta si sus dos entradas
están a nivel alto
Compuerta OR
Basta que una de ellas sea 1 para que su
salida sea también 1
Ing. MSc Fernando Carrillo5
| | Digitales
6. Compuerta OR-EX o XOR
S= a⊕b
Al ser O Exclusiva su salida será 1 si una y sólo una de sus entradas es 1
Estas serían básicamente las compuertas más sencillas.
Compuertas Lógicas Combinadas
l
Compuerta NAND
Responde a la inversión del producto lógico de sus
entradas, en su representación simbólica se remplaza la
compuerta NOT por un círculo a la salida de la compuerta
AND.
Compuerta NOR
El resultado que se obtiene a la salida de esta compuerta resulta
de la inversión de la operación lógica o inclusiva es como un no a y/o
b. Igual que antes, solo agregas un círculo a la compuerta OR y ya
tienes una NOR.
Compuerta SI o Buffer's
En realidad no realiza ninguna operación lógica, su finalidad es amplificar un poco la
señal (o refrescarla si se puede decir). Como puedes ver en el siguiente gráfico la señal de
salida es la misma que de entrada.
Compuerta EX - NOR
Nor exclusiva; es simplemente la inversión de la compuerta OR-
EX, los resultados se pueden apreciar en la tabla de verdad, que bien
podrías compararla con la anterior y notar la diferencia, el símbolo que
la representa lo tienes en el siguiente gráfico.
Ing. MSc Fernando Carrillo6
| | Digitales
7. s=a ⊙ b=a⊕b
FAMILIAS LÓGICAS DE LOS CIRCUITOS INTEGRADOS
Una familia lógica es el conjunto de circuitos integrados (CI’s) los cuales pueden ser interconectados entre si sin ningún
tipo de interfaz o aditamento, es decir, una salida de un CI puede conectarse directamente a la entrada de otro CI de una
misma familia. Se dice entonces que son compatibles.
Las familias pueden clasificarse en bipolares y MOS. Podemos mencionar algunos ejemplos. Familias bipolares: RTL,
DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS, CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS
(metal oxido-semiconductor complementario) son los mas utilizadas en la fabricación de CI’s SSI (baja escala de
integración) y MSI (media escala de integración).
Características de la familia lógica TTL estándar
Características de la familia lógica CMOS
Ing. MSc Fernando Carrillo7
| | Digitales
8. TABLAS DE VERDAD
La tabla de verdad es una representación gráfica de todos los valores que puede tomar la función lógica para cada una
de las posibles combinaciones de las variables de entrada. Es un cuadro formado por tantas columnas como variables
tenga la función más la de la propia función, y tantas filas como combinaciones binarias sea posible construir.
El número de combinaciones posibles es 2n
, siendo n el número de variables. Así, si tenemos dos variables (a, b)
tendremos: 22
= 4 combinaciones binarias (00, 01, 10, 11), etc.
Tabla de verdad para un circuito de tres pulsadores
ACTIVIDAD 4
Realice la tabla de verdad de las siguientes funciones y su circuito lógico
a) F = abcd
b) F = a + b + cd
c) F = a(bc)+d’
d) F = (a+b)’(ab)
e) F = (a+b)’(a⊕b)
g) F = cba+ c’b’a+ c’(b⊕a)
ÁLGEBRA DE BOOLE
El álgebra de Boole y los sistemas de numeración binarios vistos hasta ahora constituyen la base matemática para
construir los sistemas digitales.
El álgebra de Boole es una estructura algebraica que relaciona las operaciones lógicas O, Y, NO.
A partir de estas operaciones lógicas sencillas, se pueden obtener otras más complejas que dan lugar a las funciones
lógicas. Por otra parte, hay que tener en cuenta que los valores que se trabajan en el álgebra de Boole son de tipo binario.
Postulados del Álgebra de Boole
Ing. MSc Fernando Carrillo8
| | Digitales
9. Además de los postulados, se definen una serie de propiedades para sus operaciones, que son las siguientes:
• Propiedad conmutativa: a +b = b + a;a. b = b. a
• Propiedad asociativa: a. (b. c) = (a. b). c
a + (b + c) = (a + b) + c
• Propiedad distributiva: a . (b + c) = a . b + a. c
a + (b . c) = (a + b) . (a + c)
Por último, para la simplificación de circuitos digitales, además de estas propiedades resultan fundamentales las leyes
de De Morgan:
• Primera ley de De Morgan: a+b=a.b
• Segunda ley de De Morgan: a.b=a+b
ACTIVIDAD 5
Reducir empleando algebra de Boole
• (a*b)(b*b)(a*1)+(a*0)(a*a)(b*1)
• abc+abc’ +ab’c
Ing. MSc Fernando Carrillo9
| | Digitales
10. MAPAS DE KARNAUGHT
Los mapas de Karnaugh son una herramienta gráfica utilizada para simplificar las ecuaciones lógicas o bien, minimizar
funciones de conmutación.
Para dos variables F(A,B)
Para tres variables F(A, B, C)
Para cuatro variables F(A, B, C, D)
Dos columnas o filas adyacentes solo pueden cambiar en el estado de una de sus variables.
Colocamos el valor de cada minitérmino de la tabla de verdad en el mapa de Karnaugh
El siguiente paso es agrupar los “unos” adyacentes (horizontal o verticalmente) en grupos de potencias de 2, es decir,
en grupos de 2, de 4, de 8 etc.
A cada grupo de unos se le asigna la unión (producto lógico) de las variables que se mantienen constantes.
Ing. MSc Fernando Carrillo10
| | Digitales
11. Finalmente se realiza la suma lógica entre los términos obtenidos dando como resultado la función que estamos
buscando.
f= a.b+a.b
ACTIVIDAD 6
Diseñar un circuito para las salidas de la siguiente tabla:
A B C D S1 S2 S3
0 0 0 0 0 0 0
0 0 0 1 1 0 0
0 0 1 0 0 0 0
0 0 1 1 0 1 0
0 1 0 0 1 1 0
0 1 0 1 0 0 0
0 1 1 0 0 0 1
0 1 1 1 1 1 0
1 0 0 0 0 0 0
1 0 0 1 1 0 1
1 0 1 0 0 0 0
1 0 1 1 0 0 0
1 1 0 0 0 0 1
1 1 0 1 0 0 0
1 1 1 0 0 0 0
1 1 1 1 0 0 0
CIRCUITOS COMBINACIONALES
Ing. MSc Fernando Carrillo11
| | Digitales
12. Estos circuitos se llaman combinacionales porque el estado se sus salidas depende única y
exclusivamente de la combinación que toman sus variables de entrada, sin que importen los estados
anteriores de las variables ni el tiempo.
CODIFICADORES
Un codificador es un circuito combinacional integrado que tiene hasta 2n
entradas y n salidas y la función
que desempeña es mostrar en la salida la combinación correspondiente al código binario de la entrada
activada.
A continuación se presenta como ejemplo un codificador octal a binario.
Tenemos 8 entradas, una para cada dígito octal, y tres salidas que generan el número binario
correspondiente. Se supone que sólo una entrada tiene un valor de 1 en cualquier momento.
Si implementamos por “1”, obtenemos las funciones lógicas de las 3 salidas:
*S0 = E1 + E3 + E5 + E7 *S1 = E2 + E3 + E6 + E7 *S2 = E4 + E5 + E6 + E7
El decodificador puede implementarse con 3 puertas OR de 4 entradas.
DECODIFICADORES
Realizan la función inversa de los codificadores. Partiendo de una información codificada de n bits,
obtiene la información de que se trata. El número m de informaciones que se pueden obtener (salidas)
debeser tal que m≤ 2
n
. Si la información codificada de n bits tiene combinaciones no usadas (indiferencias),
el decodificador podría tener menos de 2
n
salidas.
Ing. MSc Fernando Carrillo12
| | Digitales
13. A continuación se presenta un decodificador de BCD a decimal.Su tabla de verdad es:
Implementando por "1":
S0 = E3' · E2' · E1' · E0'
S1 = E3' · E2' · E1' · E0
S2 = E3' · E2' · E1 · E0'
S3 = E3' · E2' · E1 · E0
S4 = E3' · E2 · E1' · E0'
S5 = E3' · E2 · E1’ · E0
S6 = E3' · E2 · E1 · E0'
S7 = E3' · E2 · E1 · E0
S8 = E3 · E2' · E1' · E0'
S9 = E3 · E2' · E1' · E0
MULTIPLEXORES
Los demultiplexores realizan la función inversa.
Un multiplexor es un selector de datos equivalente a un conmutador de "m" entradas y una salida, por lo
que también recibe el nombre de selector de datos o conmutador electrónico.
La selección de la entrada se controla mediante unas entradas de selección o control. Cuando sólo
tenemos una entrada de control (2 entradas), también se le llama entrada de habilitación (enable).
La entrada seleccionada viene biunívocamente determinada por la combinación de "0" y "1" en las
entradas de control. Por tanto, si tenemos "m" entradas de datos, harán falta "n" entradas de control, siendo
m 2
n
.
Ing. MSc Fernando Carrillo13
| | Digitales
14. DEMULTIPLEXORES
Un demultiplexor es un circuito combinacional que realiza la función inversa de un multiplexor, es decir,
expande un circuito de una sola señal de entrada a varias señales de salida: 2
n
. La información se redirige a
una sola salida. La selección de la salida específica es controlada por la combinación de bits de n líneas de
selección o control.
Si examinamos el circuito veremos que el circuito demultiplexor es idéntico a un decodificador de 2 a 4
líneas con entrada de habilitación:
• Para el decodificador: las entradas de datos son C0 y C1, y la habilitación es la entrada E.
• Para el demultiplexor: la entrada E provee los datos, mientras que las entradas C0 y C1 son las
entradas de control o selección.
Aunque ambos circuitos tienen aplicaciones diferentes, sus diagramas lógicos son idénticos. Por esto, a
los decodificadores con entrada de habilitación se les llama decodificador/demultiplexor.
Las aplicaciones de los demultiplexores son: conversor serie-paralelo.
Comparador
La función básica de un comparador consiste en comparar las magnitudes de dos cantidades binarias (n
bits) para determinar su relación: igualdad y desigualdad (menor, mayor):
A<B A=B A>B
El símbolo como bloque es:
Sólo una de las tres salidas se pondrá a "1", indicando la magnitud de A respecto de B.
Ing. MSc Fernando Carrillo14
| | Digitales
15. SUMADORES
Un sumador es un circuito que realiza la suma aritmética de dos palabras binarias. La suma de números
binarios de nbits nos da un número binario de n+1 bits.
Un sumador de dos bits deberá tener 2 entradas y tres salidas. A este bit más significativo en la salida se
le conoce como el acarreo.
Un dispositivo que realice esta operación se denomina medio sumador:
Sumador binario completo (SBC): incluye una entrada adicional correspondiente al arrastre de la etapa
anterior (acarreo previo).
La realización del circuito será:
O también con la composición de dos semisumadores binarios:
Ing. MSc Fernando Carrillo15
| | Digitales
16. SUMADORES DE VARIOS BITS
Realización en paralelo con propagación del arrastre
Realización secuencial en serie
ACTIVIDAD 7
• Diseñe un circuito comparador de dos números binarios de dos bits cada uno A(A1A0) y B
(B1B2). Las salidas (M,m,l) toman el valor lógico “1” cuando A>B, A<B y A = B,
respectivamente.
• Diseñe un sumador de 2 números binarios, uno de un bit y otro de dos bits.
• Diseñe un circuito sumador completo de números binarios empleando un multiplexor de 8 a
1.
Ing. MSc Fernando Carrillo16
| | Digitales
17. FLIPS FLOPS
Un biestable (flip-flop o LATCH en inglés), es un multivibrador capaz de permanecer en uno de dos estados posibles
durante un tiempo indefinido en ausencia de Perturbaciones. Esta característica es ampliamente utilizada en electrónica
digital para memorizar información. El paso de un estado a otro se realiza variando sus entradas. Dependiendo del tipo de
dichas entradas los biestables se dividen en:
Asíncronos: sólo tienen entradas de control. El más empleado es el biestable RS.
Síncronos: además de las entradas de control posee una entrada de sincronismo o de reloj. Si las entradas de
control dependen de la de sincronismo se denominan síncronas y en caso contrario asíncronas. Por lo general,
las entradas de control asíncronas prevalecen sobre las síncronas.
La entrada de sincronismo puede ser activada por nivel (alto o bajo) o por flanco (de subida o de bajada). Dentro de los
biestables síncronos activados por nivel están los tipos RS y D, y dentro de los activos por flancos los tipos JK, T y D.
Los biestables síncronos activos por flanco se crearon para eliminar las deficiencias de los latches (biestables
asíncronos o sincronizados por nivel).
Flip flop RS
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo), cuyas entradas principales permiten al ser
activadas:
R: el borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.
S: el grabado (set en inglés), puesta a 1 ó nivel alto de la salida
Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de
borrado o grabado. En ningún caso deberían activarse ambas entradas a la vez, ya que esto provoca que las salidas directa
(Q) y negada (Q') queden con el mismo valor: a bajo, si el flip-flop está construido con puertas NOR, o a alto, si está
construido con puertas NAND. El problema de que ambas salidas queden al mismo estado está en que al desactivar ambas
entradas no se podrá determinar el estado en el que quedaría la salida. Por eso, en las tablas de verdad, la activación de
ambas entradas se contempla como caso no deseado (N. D.).
Biestable RS (Set Reset) asíncrono
Sólo posee las entradas R y S. Se compone internamente de dos puertas lógicas NAND o NOR, según se muestra en la
siguiente figura:
Ing. MSc Fernando Carrillo17
| | Digitales
18. Biestables RS con puertas NOR (a), NAND (c) y sus símbolos normalizados respectivos (b) y (d).
Tabla de verdad biestable RS
Biestable RS (Set Reset) síncrono
Además de las entradas R y S, posee una entrada C de sincronismo cuya misión es la de permitir o no el cambio de
estado del biestable. En la siguiente figura se muestra un ejemplo de un biestable síncrono a partir de una asíncrona, junto
con su esquema normalizado:
Su tabla de verdad es la siguiente:
Tabla de verdad biestable RS
Ing. MSc Fernando Carrillo18
| | Digitales
19. Circuito Biestable RS síncrono a) y esquema normalizado b).
Biestable D (Data o Delay)
El flip-flop D resulta muy útil cuando se necesita almacenar un único bit de datos (1 o 0). Para ello, el dispositivo de
almacenamiento temporal es de dos estados (alto y bajo), cuya salida adquiere el valor de la entrada D cuando se activa la
entrada de sincronismo, C. En función del modo de activación de dicha entrada de sincronismo, existen dos tipos:
Activo por nivel (alto o bajo), también denominado registro o cerrojo (latch en inglés).
Activo por flanco (de subida o de bajada).
La ecuación característica del biestable D que describe su comportamiento es:
Ing. MSc Fernando Carrillo19
| | Digitales
20. Tabla de verdad y Símbolos normalizados: Biestables D a) activo por nivel alto y b) activo por flanco de subida.
Esta báscula puede verse como una primitiva línea de retardo o una retención de orden cero (zero order hold en inglés),
ya que los datos que se introducen, se obtienen en la salida un ciclo de reloj después. Esta característica es aprovechada
para sintetizar funciones de procesamiento digital de señales (DSP en inglés) mediante la transformada Z.
Ejemplo: 74LS74
Biestable T (Toggle)
Dispositivo de almacenamiento temporal de 2 estados (alto y bajo). El biestable T cambia de estado ("toggle" en inglés)
cada vez que la entrada de sincronismo o de reloj se dispara mientras la entrada T está a nivel alto. Si la entrada T está a
nivel bajo, el biestable retiene el nivel previo. Puede obtenerse al unir las entradas de control de un biestable JK, unión que
se corresponde a la entrada T. No están disponibles comercialmente.
La ecuación característica del biestable T que describe su comportamiento es:
Tabla de verdad y Símbolo normalizado: Biestable T activo por flanco de subida.
Biestable JK
Es versátil y es uno de los tipos de flip-flop más usados. Su funcionamiento es idéntico al del flip-flop S-R en las
condiciones SET, RESET y de permanencia de estado. La diferencia está en que el flip-flop J-K no tiene condiciones no
válidas como ocurre en el S-R.
Este dispositivo de almacenamiento es temporal que se encuentra dos estados (alto y bajo), cuyas entradas principales,
J y K, a las que debe el nombre, permiten al ser activadas:
J: El grabado (set en inglés), puesta a 1 ó nivel alto de la salida.
K: El borrado (reset en inglés), puesta a 0 ó nivel bajo de la salida.
Ing. MSc Fernando Carrillo20
| | Digitales
21. Si no se activa ninguna de las entradas, el biestable permanece en el estado que poseía tras la última operación de
borrado o grabado. A diferencia del biestable RS, en el caso de activarse ambas entradas a la vez, la salida adquirirá el
estado contrario al que tenía.
La ecuación característica del biestable JK que describe su comportamiento es:
Y su tabla de verdad es:
Una forma más compacta de la tabla de verdad es (Q representa el estado siguiente de la salida en el próximo flanco de
reloj y q el estado actual):
Biestable JK activo por flanco
Junto con las entradas J y K existe una entrada C de sincronismo o de reloj cuya misión es la de permitir el cambio de
estado del biestable cuando se produce un flanco de subida o de bajada, según sea su diseño. Su denominación en inglés
es J-K Flip-Flop Edge-Triggered. De acuerdo con la tabla de verdad, cuando las entradas J y K están a nivel lógico 1, a
cada flanco activo en la entrada de reloj, la salida del biestable cambia de estado. A este modo de funcionamiento se le
denomina modo de basculación (toggle en inglés).
Ing. MSc Fernando Carrillo21
| | Digitales
22. Símbolos normalizados: Biestables JK activo a) por flanco de subida y b) por flanco de bajada
Biestable JK Maestro-Esclavo
Aunque aún puede encontrarse en algunos equipos, este tipo de biestable, denominado en inglés J-K Flip-Flop Master-
Slave, ha quedado obsoleto ya que ha sido remplazado por el tipo anterior.
Su funcionamiento es similar al JK activo por flanco: en el nivel alto (o bajo) se toman los valores de las entradas J y K y
en el flanco de bajada (o de subida) se refleja en la salida.
La ecuación característica del flip flop Jk es: Q (t+1)=JQ´+K´Q la cual se obtiene de la tabla característica del flip flop.
Otra forma de expresar la tabla de verdad del biestable JK es mediante la denominada tabla de excitación:
Tabla de excitación y Símbolos normalizados: Biestable JK Maestro-Esclavo a) activo por nivel alto y b) activo por nivel
bajo
ACTIVIDAD 8
• Dibuje las formas de onda de cada una de las salidas (Q3,Q2,Q1,Q0)
a)
Ing. MSc Fernando Carrillo22
| | Digitales
23. b)
CONTADORES
Los contadores son circuitos secuenciales que tienen unas líneas cuyo valor binario de salida es el resultado del
número de veces que recibe un determinado impulso de conteo.
CONTADOR ASÍNCRONOS
Son aquéllos en que el impulso de conteo no se recibe simultáneamente en las entradas CLK de todos los biestables.
En la Figura podemos ver un contador asíncrono. También aparecen los cronogramas de las señales de salida.
En la transición alto-bajo del reloj, el biestable cambia de estado y, por tanto, de salida, ya que sus entradas están a 11.
En la salida QA aparece una onda a frecuencia mitad que el reloj de entrada, que es del que se cuentan los pulsos.
Ing. MSc Fernando Carrillo23
| | Digitales
24. Las salidas de los biestables se conectan a la entrada de reloj de los siguientes biestables, con lo que cada uno de ellos
divide la frecuencia por 2.
Si QA se considera el bit menos significativo, se puede comprobar que los valores de las cuatro salidas se corresponden
con los números binarios de 0000 hasta 1111 repitiéndose periódicamente este proceso.
Existe un cierto retardo debido al retardo de los biestables.
Se pueden dar varios casos respecto a cómo son las entradas de reloj y a las conexiones para ver el sentido de cuenta:
• CLK activas flanco de bajada y conexión en Q: ASCENDENTE
• CLK activas flanco de bajada y conexión en /Q: DESCENDENTE
• CLK activas flanco de subida y conexión en Q: DESCENDENTE
• CLK activas flanco de subida y conexión en /Q: ASCENDENTE
Con circuitería externa adicional se puede hacer que el contador vuelva a la posición 0000 antes de llegar a 1111, con lo
que con n biestables se puede hacer un contador que cuente desde 0 hasta un número menor o igual que 2n-1. Dicha
circuitería es una puerta NAND de tantas entradas como biestables conectadas a las salidas afirmadas o negadas de los
biestables que convengan. Incluso se puede inicializar en cualquier otro número que no sea 0, usando las entradas
asíncronas de PRESET y CLEAR que sean necesarias.
CONTADOR SÍNCRONOS
Los pulsos de reloj (que son los pulsos a contar) activan las entradas CLK de todos los biestables al mismo tiempo (de
ahí su nombre). Se elimina el problema del retardo, con lo que se puede trabajar a frecuencias mayores.
Sólo el primer biestable tiene sus entradas a "1". Las restantes entradas son excitadas por productos de las salidas de
los propios biestables. Para realizar el diseño de un contador síncrono a partir del diseño de circuitos secuenciales. Se usa
la técnica habitual de diseño de circuitos secuenciales. Lo vamos a diseñar en sentido creciente, pero también se podría
diseñar en sentido decreciente o de cualquier manera que se nos ocurriera.
Simplificando J2, K2, J1,K1, J0,K0con sus mapas de Karnaugh, resulta:
J2 =K2=Q1.Q0 J1=K 1=Q 1 J0=K0=1
Con lo que queda el circuito de la Figura:
Ing. MSc Fernando Carrillo24
| | Digitales
25. REGISTROS
Los registros son circuitos secuenciales capaces de almacenar varios bits de información. Su representación gráfica es
la de la Figura
La transferencia de información binaria a un registro puede ser de tipo:
Serie, cuando los bits se transfieren uno a continuación de otro por una misma línea.
Paralelo, cuando todos los bits se transfieren simultáneamente, utilizando tantas líneas como bits.
Registro serie-serie.
Es un registro donde la entrada de bits y la salida de bits tienen lugar en forma serie.
En los sucesivos instantes de tiempo, el aspecto que presentaría el registro, que supondremos de 4bits por simplicidad,
sería el dado por la Figura supuesta la secuencia 1101, entrando primero el bit de laderecha.
La salida de los bits tendrá el aspecto dado por la Figura
Un registro de este tipo se puede realizar con 4 biestables RS según la Figura:
Ing. MSc Fernando Carrillo25
| | Digitales
26. En cada flanco activo del reloj, se produce un desplazamiento hacia la derecha de 1 bit. Por A0 saldrá la misma
secuencia que entró por la Entrada Serie.
Registro paralelo-serie.
Si DESPL/CARGA = 0, el dato que hay en A, B, C, D pasa a QA, QB, QC, QD, respectivamente. Se produce la
transferencia desde fuera hacia dentro del registro, en paralelo. Si A=0, se activa CLEAR del biestable A, y QA se pone a 0.
Si A=1, se activa PRESET del biestable A, y QA se pone a 1. Lo mismo sucede con los restantes biestables.
Si DESPLA/CARGA = 1, tanto PRESET como CLEAR están inactivas, puesto que a las salidas de las puertas NAND
hay un 1, y PRESET y CLEAR son activas a nivel bajo. El efecto es equivalente a que no existieran las puertas, con lo cual
el registro se comporta como el serie-serie, sacando los bits al ritmo del reloj.
Registro serie-paralelo.
Ing. MSc Fernando Carrillo26
| | Digitales
27. Registro paralelo-paralelo.
Mientras Enable (E) y Control de Salida (CS) estén desactivadas, a nivel 0, la situación se mantiene como estuviera
antes, pero si E=1, los datos que en este momento hubiera en las entradas 1D, 2D, 3D,... 8D, aparecen en las salidas 1Q,
2Q, 3Q,... 8Q puesto que el biestable D lo único que hace es transferir el dato desde la entrada a la salida. Si E=0, aunque
cambie la entrada, los datos de salida se mantienen.
Si CS se pone a 1, la salida se vuelve de alta impedancia independientemente de E y de los biestables. La alta
impedancia es una especie de “tercer estado” que no es ni cero ni uno, sino una situación que eléctricamente es como si no
existiera conexión física, no acepta ni entrega corriente.
Registro paralelo-paralelo
Registro universal de desplazamiento.
Es un circuito que se comporta como los anteriores dependiendo de cómo se configure con las líneas de control. En la
Figura aparece su esquema. El modelo comercial que corresponde a este circuito es el 74194.
El reloj es activo por flanco de subida.
Ing. MSc Fernando Carrillo27
| | Digitales
28. Dependiendo de qué señales se apliquen a S1 y S2 tendremos los siguientes comportamientos:
Si S1=0 y S2=0, los MUX llevan a la entrada del biestable las salidas de los anteriores biestables o la entrada de datos
serie, en el caso del primer biestable. Con cada pulso del reloj se produce un desplazamiento a derecha.
Si S1=0 y S2=1, los MUX llevan a la entrada de los biestables los datos en forma paralelo. Dichos datos están
disponibles a la salida en forma paralelo, o en forma serie por QD.
Si S1=1 y S2=0, los MUX llevan a la entrada de los biestables sus propias salidas, con lo que mantienen su estado a
pesar de los ciclos de reloj.
Por último, si S1=1 y S2=1, los MUX llevan a las entradas de los biestables las salidas de los biestables siguientes, con
lo que se produce un desplazamiento de los datos hacia la izquierda.
ACTIVIDAD 9
• Hacer un diagrama de tiempos de un registro de desplazamiento con entrada serie y 4 salidas
paralelas (A-B-CD),suponiendo que está compuesto de biestables tipo D con entrada de reloj
activa en flanco de bajada y que la entrada serie aplicada es la mostrada a continuación.
¿Qué dato se obtendría tras 6 ciclos de reloj?
Ing. MSc Fernando Carrillo28
| | Digitales
29. CONVERSORES ANÁLOGO DIGITAL Y
DIGITAL ANÁLOGO
Conversor Digital a Analógico
En el mundo real las señales analógicas varían constantemente,
pueden variar lentamente como la temperatura o muy rápidamente como
una señal de audio.
Lo que sucede con las señales analógicas es que son muy
difíciles de manipular, guardar y después recuperar con exactitud.
Si esta información analógica se convierte a información digital, se podría manipular sin problema. La información
manipulada puede volver a tomar su valor analógico si se desea con un DAC (Conversor Digital a Analógico)
Un DAC contiene normalmente una red resistiva divisora de tensión, que tiene una tensión de referencia estable y fija
como entrada.
Hay que definir que tan exacta será la conversión entre la señal analógica y la digital, para lo cual se define la resolución
que tendrá.
En la siguiente figura se representa un convertidor Digital-Analógico de 4 bits. Cada entrada digital puede ser sólo un "0"
o un "1". D0 es el bit menos significativo (LSB) y D3 es el más significativo (MSB).
El voltaje de salida analógica tendrá uno de 16 posibles valores dados por una de las 16 combinaciones de la entrada
digital.
La resolución se define de dos maneras:
Primero se define el número máximo de bits de salida (la salida digital). Este dato permite determinar el número máximo
de combinaciones en la salida digital. Este número máximo está dado por: 2n
donde n es el número de bits.
También la resolución se entiende como el voltaje necesario (señal analógica) para lograr que en la salida (señal digital)
haya un cambio del bit menos significativo(LSB)
Para hallar la resolución se utiliza la siguiente fórmula:
Resolución = VoFS / [2n
- 1]
Donde:
- n = número de bits del convertidor
- VoFS = es el voltaje que hay que poner a la entrada del convertidor para obtener una conversión máxima (todas
las salidas son "1")
Ejemplo:
Se tiene un convertidor digital - analógico de 8 bits y el rango de voltaje de salida de 0 a 5voltios.
Con n = 8, hay una resolución de 2n
= 256 o lo que es o mismo: El voltaje de salida puede tener 256 valores distintos
(contando el "0"). También: resolución = VoFS / [2n - 1] = 5 / 28-1 = 5 / 255 = 19.6 mV / variación en el bit
menos significativo. Con n = 4 bits, se consiguen 2n
= 16 posibles combinaciones de entradas digitales
La salida analógica correspondiente a cada una de las 16 combinaciones dependerá del voltaje de referencia que
estemos usando, que a su vez dependerá del voltaje máximo que es posible tener a la salida analógica.
Si el voltaje máximo es 10 Voltios, entonces el Vref será 10/16 = 0.625 Voltios. Si el voltaje máximo es 7 voltios, Vref =
7 / 16 = 0.4375 Voltios.
Se puede ver estos voltajes de referencia serán diferentes (menores) si se utiliza un DAC de 8 o más bits. Con el de 8
bits se tienen 256 combinaciones en vez de 16. Esto significa que el voltaje máximo posible se divide en más partes,
lográndose una mayor exactitud.
Si el Vref = 0.5 Voltios:
Ing. MSc Fernando Carrillo29
| | Digitales
30. Se puede ver que mientras más bits tenga el convertidor más exacta será la conversión.
Si se tiene diferentes tipos de DAC y todos ellos pueden tener una salida máxima de 15voltios, se puede ver que la
resolución y exactitud de la salida analógica es mayor cuando más bits tenga.
Conversor Analógico Digital
En el mundo real, las señales analógicas
(comunes por todos lados) varían
constantemente. Estas señales pueden
variar lentamente como la temperatura o
muy rápidamente como una señal de audio.
Lo que sucede con las señales
analógicas es que son muy difíciles de manipular, guardar y después recuperar con exactitud.
Si esta información analógica se convierte a información digital, se podría manipular sin problema y se puede guardar
con gran facilidad.
La información manipulada puede después volver a tomar su valor analógico original, con un DAC (convertidor Digital a
Analógico)
Hay que definir con que exactitud será la conversión entre la señal analógica y la digital, para lo cual se define la resolución
que ésta tendrá.
Primero se define el número máximo de bits de salida (la salida digital). Este dato permite determinar el número máximo de
combinaciones en la salida digital. Este número máximo está dado por: 2n
donde n es el número de bits.
Ing. MSc Fernando Carrillo30
| | Digitales
31. También la resolución se entiende como el voltaje necesario (señal analógica) para lograr que en la salida
(señal digital) haya un cambio del bit menos significativo(LSB)
LSB significa: Least Significant Bit. Para hallar la resolución se utiliza la fórmula:
Resolución = ViFS / [2n
- 1]
Donde
- n = es el número de bits que tiene el Convertidor Analógico Digital
- ViFS = es el voltaje que hay que poner a la entrada del convertidorADC, para obtener una conversión máxima (todas
las salidas serán iguales a "1")
ACTIVIDAD 10
• Un conversor D/A de cinco bits tiene una corriente como salida. Para un aentrada digital de
10100, se produce una salida de 10mA. ¿Cuál será el valor de Isal para una entrada digital de
11101?
• Un conversor A/D con las siguientes características: Frecuencia de reloj=1MHz, VT =0.1 mV;
salida del DAC a escala completa =10.23V y una entrada de 10 bits. Determine el equivalente
digital obtenido para VA=3.728V
• EVALUACIÓN
Cada estudiante será evaluado durante todo el proceso de aprendizaje mediante el siguiente método de evaluación.
Trabajos 4 Puntos
Investigación 3 Puntos
Examen 3 Puntos
• REFERENCIAS
El presente módulo ha sido desarrollado en base a la bibliografía a continuación citada.
• Tocci, R., Widmer, N. y Moss, G., (2007). Sistemas Digitales: Principios y Aplicaciones. Décima Edición. Editorial:
Prentice Hall
• Barco C., Barco G., Aristizábal W., Matemática Digital (1998). McGraw-Hill, México, 2da Edición.
• Gonzales L. (2004). Sistemas de Numeración. http://platea.pntic.mec.es/~lgonzale/ tic/calculo/Aritm%E9tica
%20binaria.pdf
• Dervy A., (2009). http://www.monografias.com/trabajos71/compuertas-logicas/compuertas-logicas.shtml
• http://www.ladelec.com/teoria/electronica-digital/176-familias-logicas-de-circuitos-integrados
• http://www.mcgraw-hill.es/bcv/guide/capitulo/844817156X.pdf
• http://es.wikipedia.org/wiki/Biestable
• http://www.esi.uclm.es/www/isanchez/teco/tema8.pdf
• http://emp.usb.ve/mrivas/tema_6b.pdf
• http://ocw.usal.es/eduCommons/ensenanzas-tecnicas/electronica/contenido/
electronica/Tema11_CircuitosAritmeticoDigitales.pdf
• http://www.ele.uva.es/~hector/Tema_7.pdf
• http://www.unicrom.com/Tut_ADC.asp
• http://www.unicrom.com/Tut_DAC.asp
Ing. MSc Fernando Carrillo31
| | Digitales
