SlideShare una empresa de Scribd logo
1 de 2
PROCESADORES: CISC Y RISC

Los procesadores se agrupan hoy en dos familias, la más antigua y común de las
cuales es la "CISC" o "ComplexInstructionSetComputer": computador de set
complejo de instrucciones. Esto corresponde a procesadores que son capaces de
ejecutarun gran número de instrucciones pre-definidas en lenguaje de máquina
(del orden del centenar).
Desde hace unos años se fabrican y utilizan en algunas máquinas procesadores
"RISC" o "ReducedInstruction Set Computer",es decir con un número reducido de
instrucciones. Esto permite una ejecución más rápida de las instrucciones pero
requierecompiladores (o sea traductores automáticos de programas) más
complejos ya que las instrucciones que un "CISC" podríaadmitir pero no un
"RISC", deben ser escritas como combinaciones de varias instruciones admisibles
del "RISC". Se obtieneuna ganancia en velocidadpor el hecho que el RISC domina
instrucciones muy frecuentes mientras son operaciones menosfrecuentes las que
deben descomponerse.
Dentro de muy poco los usuarios dejaran de hacerse la pregunta ¿ RISC O CISC
?, puesto que la tendencia futura, nos lleva a pensar que ya no existiran los CISC
puros.
Hace
ya tiempo que
se
ha
empezado
a
investigar
sobre microprocesadores "hibridos", es decir, han llevado a cabo el que las
nuevas CPU's no sean en su cien por cien CISC, sino por el contrario, que estas
ya contengan algunos aspectos de tecnologia RISC. Este proposito se ha
realizado con el fin de obtener ventajas procedentes de ambas tecnologias
(mantener la compatibilidad x86 de los CISC, y a la vez aumentar
las prestaciones hasta aproximarse a un RISC), sin embargo, este objetivo todavia
no se ha conseguido, de momento se han introducido algunos puntos del RISC, lo
cual no significa que hayan alcanzado un nivel optimo.
Realmente, las diferencias son cada vez mas borrosas entre las arquitecturas
CISC y RISC. Las CPU's combinan elementos de ambas y no son faciles de
encasillar. Por ejemplo, el Pentium Pro traduce las largas instrucciones CISC de
la arquitectura x86 a microoperaciones sencillas de longitud fija que se ejecutan en
un nucleo de estilo RISC. El UltraSparc-II de Sun, acelera la
decodificacion MPEG con unas instrucciones especiales para graficos; estas
instrucciones obtienen unos resultados que en otros procesadores requeririan 48
instrucciones.
Por lo tanto a corto plazo, en el mercado coexistiran las CPU's RISC y los
microprocesadores hibridos RISC - CISC, pero cada vez con diferencias mas
difusas entre ambas tecnologias. De hecho, los futuros procesadores lucharan en
cuatro frentes :
-Ejecutar mas instrucciones por ciclo.
-Ejecutar las instrucciones en orden distinto del original para que las
interdependencias
entre operaciones sucesivas no afecten al rendimiento del procesador.
-Renombrar los registros para paliar la escasez de los mismos.
-Contribuir a acelerar el rendimiento global del sistema, ademas de la velocidad de
la
CPU.

Leer
más: http://www.monografias.com/trabajos5/teccisc/teccisc.shtml#ixzz2lzWe17V2

Más contenido relacionado

La actualidad más candente

La actualidad más candente (12)

Procedimientos almacenados
Procedimientos almacenadosProcedimientos almacenados
Procedimientos almacenados
 
Arquitecturas RISC - CISC
Arquitecturas RISC - CISCArquitecturas RISC - CISC
Arquitecturas RISC - CISC
 
Risc
RiscRisc
Risc
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
 
Cisc
CiscCisc
Cisc
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Risc y-cisc-1
Risc y-cisc-1Risc y-cisc-1
Risc y-cisc-1
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Linux Containers, un enfoque práctico
Linux Containers, un enfoque prácticoLinux Containers, un enfoque práctico
Linux Containers, un enfoque práctico
 
04 virtualización de tercera generación una realidad basada en open source -n...
04 virtualización de tercera generación una realidad basada en open source -n...04 virtualización de tercera generación una realidad basada en open source -n...
04 virtualización de tercera generación una realidad basada en open source -n...
 
Practica no 7
Practica no 7Practica no 7
Practica no 7
 
Estructuras cíclicas o repetitivas en la programación
Estructuras cíclicas o repetitivas en la programaciónEstructuras cíclicas o repetitivas en la programación
Estructuras cíclicas o repetitivas en la programación
 

Similar a Procesadores (20)

Constante de Coulomb
Constante de CoulombConstante de Coulomb
Constante de Coulomb
 
Arquitectura risc cisc
Arquitectura risc ciscArquitectura risc cisc
Arquitectura risc cisc
 
Microprocesadores
MicroprocesadoresMicroprocesadores
Microprocesadores
 
Arquitectura risc vs cisc- -linux en caja-
 Arquitectura risc vs cisc- -linux en caja- Arquitectura risc vs cisc- -linux en caja-
Arquitectura risc vs cisc- -linux en caja-
 
modelos-risc-y-cisc.pptx
modelos-risc-y-cisc.pptxmodelos-risc-y-cisc.pptx
modelos-risc-y-cisc.pptx
 
Modelos risc y cisc
Modelos risc y ciscModelos risc y cisc
Modelos risc y cisc
 
Exposicion de analisis de los componentes
Exposicion de analisis de los componentesExposicion de analisis de los componentes
Exposicion de analisis de los componentes
 
ARQUITECTURA CISC
ARQUITECTURA CISCARQUITECTURA CISC
ARQUITECTURA CISC
 
Arquitecturas cisc-y-risc
Arquitecturas cisc-y-riscArquitecturas cisc-y-risc
Arquitecturas cisc-y-risc
 
ARQUITECTURA RISC
ARQUITECTURA RISCARQUITECTURA RISC
ARQUITECTURA RISC
 
Arquitecturasriscycisc 151009090736-lva1-app6892
Arquitecturasriscycisc 151009090736-lva1-app6892Arquitecturasriscycisc 151009090736-lva1-app6892
Arquitecturasriscycisc 151009090736-lva1-app6892
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura RISC-CISC
Arquitectura RISC-CISCArquitectura RISC-CISC
Arquitectura RISC-CISC
 
Risc Cisc
Risc  CiscRisc  Cisc
Risc Cisc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
CISC
CISCCISC
CISC
 
Cisc
CiscCisc
Cisc
 
Arqutectura risc
Arqutectura riscArqutectura risc
Arqutectura risc
 

Más de William Lozano

Silabo redes de computadores ii
Silabo redes de computadores iiSilabo redes de computadores ii
Silabo redes de computadores iiWilliam Lozano
 
Ejercicios subnetting y vlsm
Ejercicios subnetting y vlsmEjercicios subnetting y vlsm
Ejercicios subnetting y vlsmWilliam Lozano
 
Lozano william bdii_t7
Lozano william bdii_t7Lozano william bdii_t7
Lozano william bdii_t7William Lozano
 
William lozano bdii_t8
William lozano bdii_t8William lozano bdii_t8
William lozano bdii_t8William Lozano
 
Lozano william bdii_t7
Lozano william bdii_t7Lozano william bdii_t7
Lozano william bdii_t7William Lozano
 
Lozano william 6_a_ti_1 (1) (1)
Lozano william 6_a_ti_1 (1) (1)Lozano william 6_a_ti_1 (1) (1)
Lozano william 6_a_ti_1 (1) (1)William Lozano
 
7. sgbd sistema gestor de bases de datos
7. sgbd   sistema gestor de bases de datos7. sgbd   sistema gestor de bases de datos
7. sgbd sistema gestor de bases de datosWilliam Lozano
 
6. sql structured query language
6. sql   structured query language6. sql   structured query language
6. sql structured query languageWilliam Lozano
 
5. ejercicios normalización
5. ejercicios normalización5. ejercicios normalización
5. ejercicios normalizaciónWilliam Lozano
 
Silabo bases de_datos_ii
Silabo bases de_datos_iiSilabo bases de_datos_ii
Silabo bases de_datos_iiWilliam Lozano
 

Más de William Lozano (20)

Tipos de coneciones
Tipos de conecionesTipos de coneciones
Tipos de coneciones
 
Silabo redes de computadores ii
Silabo redes de computadores iiSilabo redes de computadores ii
Silabo redes de computadores ii
 
Ejercicios subnetting y vlsm
Ejercicios subnetting y vlsmEjercicios subnetting y vlsm
Ejercicios subnetting y vlsm
 
Lozano william bdii_t7
Lozano william bdii_t7Lozano william bdii_t7
Lozano william bdii_t7
 
William lozano bdii_t8
William lozano bdii_t8William lozano bdii_t8
William lozano bdii_t8
 
Lozano william rl_1
Lozano william rl_1Lozano william rl_1
Lozano william rl_1
 
Lozano william bdii_t7
Lozano william bdii_t7Lozano william bdii_t7
Lozano william bdii_t7
 
Lozano william 6_a_ti_1 (1) (1)
Lozano william 6_a_ti_1 (1) (1)Lozano william 6_a_ti_1 (1) (1)
Lozano william 6_a_ti_1 (1) (1)
 
Lozano william 7_a
Lozano william 7_aLozano william 7_a
Lozano william 7_a
 
Data warehouse
Data warehouseData warehouse
Data warehouse
 
7. sgbd sistema gestor de bases de datos
7. sgbd   sistema gestor de bases de datos7. sgbd   sistema gestor de bases de datos
7. sgbd sistema gestor de bases de datos
 
Ejercicios sql access
Ejercicios sql accessEjercicios sql access
Ejercicios sql access
 
Bases de datos access
Bases de datos accessBases de datos access
Bases de datos access
 
6. sql structured query language
6. sql   structured query language6. sql   structured query language
6. sql structured query language
 
4. normalización
4. normalización4. normalización
4. normalización
 
3 diseño de-bd
3 diseño de-bd3 diseño de-bd
3 diseño de-bd
 
1 bases de-datos
1 bases de-datos1 bases de-datos
1 bases de-datos
 
5. ejercicios normalización
5. ejercicios normalización5. ejercicios normalización
5. ejercicios normalización
 
Silabo bases de_datos_ii
Silabo bases de_datos_iiSilabo bases de_datos_ii
Silabo bases de_datos_ii
 
Recta numérica 2
Recta numérica 2Recta numérica 2
Recta numérica 2
 

Procesadores

  • 1. PROCESADORES: CISC Y RISC Los procesadores se agrupan hoy en dos familias, la más antigua y común de las cuales es la "CISC" o "ComplexInstructionSetComputer": computador de set complejo de instrucciones. Esto corresponde a procesadores que son capaces de ejecutarun gran número de instrucciones pre-definidas en lenguaje de máquina (del orden del centenar). Desde hace unos años se fabrican y utilizan en algunas máquinas procesadores "RISC" o "ReducedInstruction Set Computer",es decir con un número reducido de instrucciones. Esto permite una ejecución más rápida de las instrucciones pero requierecompiladores (o sea traductores automáticos de programas) más complejos ya que las instrucciones que un "CISC" podríaadmitir pero no un "RISC", deben ser escritas como combinaciones de varias instruciones admisibles del "RISC". Se obtieneuna ganancia en velocidadpor el hecho que el RISC domina instrucciones muy frecuentes mientras son operaciones menosfrecuentes las que deben descomponerse. Dentro de muy poco los usuarios dejaran de hacerse la pregunta ¿ RISC O CISC ?, puesto que la tendencia futura, nos lleva a pensar que ya no existiran los CISC puros. Hace ya tiempo que se ha empezado a investigar sobre microprocesadores "hibridos", es decir, han llevado a cabo el que las nuevas CPU's no sean en su cien por cien CISC, sino por el contrario, que estas ya contengan algunos aspectos de tecnologia RISC. Este proposito se ha realizado con el fin de obtener ventajas procedentes de ambas tecnologias (mantener la compatibilidad x86 de los CISC, y a la vez aumentar las prestaciones hasta aproximarse a un RISC), sin embargo, este objetivo todavia no se ha conseguido, de momento se han introducido algunos puntos del RISC, lo cual no significa que hayan alcanzado un nivel optimo.
  • 2. Realmente, las diferencias son cada vez mas borrosas entre las arquitecturas CISC y RISC. Las CPU's combinan elementos de ambas y no son faciles de encasillar. Por ejemplo, el Pentium Pro traduce las largas instrucciones CISC de la arquitectura x86 a microoperaciones sencillas de longitud fija que se ejecutan en un nucleo de estilo RISC. El UltraSparc-II de Sun, acelera la decodificacion MPEG con unas instrucciones especiales para graficos; estas instrucciones obtienen unos resultados que en otros procesadores requeririan 48 instrucciones. Por lo tanto a corto plazo, en el mercado coexistiran las CPU's RISC y los microprocesadores hibridos RISC - CISC, pero cada vez con diferencias mas difusas entre ambas tecnologias. De hecho, los futuros procesadores lucharan en cuatro frentes : -Ejecutar mas instrucciones por ciclo. -Ejecutar las instrucciones en orden distinto del original para que las interdependencias entre operaciones sucesivas no afecten al rendimiento del procesador. -Renombrar los registros para paliar la escasez de los mismos. -Contribuir a acelerar el rendimiento global del sistema, ademas de la velocidad de la CPU. Leer más: http://www.monografias.com/trabajos5/teccisc/teccisc.shtml#ixzz2lzWe17V2