SlideShare una empresa de Scribd logo
1 de 16
Marco Aurelio Porro Chulli
Alcira Gonzales Muñoz
Lisbeth Vásquez Cieza
DEFINICIÓN:
En arquitectura computacional, RISC (del inglés
Reduced Instruction Ser Computer, en español
Computador con Conjunto de Instrucciones Reducidas)
es un tipo de diseño de CPU generalmente utilizado en
microprocesadores o microcontroladores.
Los microprocesadores basados en esta arquitectura
poseen instrucciones de tamaños fijos y presentados en
un número reducido de formatos y en donde sólo las
instrucciones de carga y almacenamiento acceden a la
memoria por datos. También suelen disponer de
muchos registros de propósito general.
CARACTERISTICAS:
MODELO DE CONJUNTO DE INSTRUCCIONES LOAD/STORE (Cargar/Almacenar):
Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un
RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento
y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos
de páginas en entornos de memoria virtual.
ARQUITECTURA NO DESTRUCTIVA DE TRES DIRECCIONES:
Los procesadores CISC destruyen la información que existe en alguno de los registros,
como consecuencia de la ejecución normal de instrucciones; esto es debido a su
arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe
uno de los registros que contenía a los operando.
CARACTERISTICAS:
INSTRUCCIONES SIMPLES, DE FORMATO FIJO, CON POCOS MODOS DE
DIRECCIONAMIENTO:
Las instrucciones simples reducen de manera muy significativa el esfuerzo para su
descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud
fija, con formatos fijos, implican que los campos de códigos de operación y de los
operandos están siempre codificados en las mismas posiciones
AUSENCIA DE MICROCÓDIGO:
El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el
hardware sea dedicado a su interpretación dinámica. La programación en
microcódigo no hace que el software sea más rápido que el programado con un
conjunto de instrucciones simples.
CARACTERISTICAS:
EJECUCIÓN EN CONDUCTOS (Pipelined):
Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes
etapas de los ciclos de ejecución (búsqueda o fetch, descodificación, ejecución, y
escritura del resultado o result write-back) para instrucciones múltiples, se puedan
realizar simultáneamente, de un modo más simple y eficaz.
EJECUCIÓN EN CICLOS ÚNICOS (Single-Cycle):
El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores
RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto
invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser
ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del
lenguaje ensamblador.
PRINCIPIOS:
Analizar las aplicaciones para encontrar las operaciones clave.
Diseñar un bus de datos que sea óptimo para las operaciones
clave.
Diseñar instrucciones que realicen operaciones clave
utilizando el bus de datos.
Agregar nuevas instrucciones solo si no hacen más lenta a la
máquina.
Repetir este proceso para otros recursos.
MULTIPROCESOS:
La industria informática, ha tenido siempre un objetivo
primordial, repetido a lo largo de toda su cadena (fabricantes de
semiconductores, fabricantes de sistemas y usuarios): la
búsqueda de la velocidad. Para alcanzar este objetivo se han
invertido ingentes cantidades de recursos, hasta alcanzar los
límites físicos del silicio.
MULTIPROCESOS:
MULTIPROCESADORES DE MEMORIA DISTRIBUIDA:
También denominados multiprocesadores vagamente
acoplados. Se caracterizan porque cada procesador sólo puede
acceder a su propia memoria. Se requiere la comunicación entre
los nodos de proceso para coordinar las operaciones y mover
los datos. Los datos pueden ser intercambiados, pero no
compartidos.
MEMORIA CACHE Y EL MULTIPROCESO:
 ESCRITURA CONTINUA:
Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la
memoria principal. De esta forma, la memoria principal siempre tiene la última copia de los
datos, y por tanto no hay nunca ninguna incoherencia con el caché.
 COPIA POSTERIOR:
Es un sistema mucho más eficiente, aunque también más complejo de implementar. En
este caso, la CPU puede modificar la línea de caché sin necesidad de actualizar
inmediatamente la memoria principal. Los datos sólo son copiados a la memoria principal
cuando la línea de caché va a ser reemplazada con una nueva.
MEMORIA CACHE Y EL MULTIPROCESOS
 COPIA POSTERIOR:
 ESCRITURA RADIADA: Que requiere que la CPU que modifica
los datos compartidos actualice los otros caches, para lo cual escribe
en el bus la dirección de los datos, y los datos mismos, de modo que
todos los dispositivos interesados (otras CPUs) los capturen.
 ESCRITURA INVALIDADA: Impide a una CPU modificar los
datos compartidos en su caché hasta que otros caches han invalidado
sus copias. En cuanto otros caches invalidan sus líneas, el caché
modificado tiene la única copia; de este modo, se garantiza que un
sólo caché escribe una línea compartida en un momento dado.
VENTAJAS:
 La CPU trabaja más rápido al utilizar menos ciclos de reloj para
ejecutar instrucciones.
 Utiliza un sistema de direcciones no destructivas en RAM; a
diferencia de CISC.
 RISC conserva después de realizar sus operaciones en memoria los
dos operandos y su resultado, reduciendo la ejecución de nuevas
operaciones.
 Cada instrucción puede ser ejecutada en un solo ciclo del CPU.
 Menor potencia que otros procesadores.
 Mayor tamaño de los programa.
 Menos componentes y transistores.
DESVENTAJAS:
RESUMEN:
RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de
instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de
procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado
en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas
en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su
ejecución.
La idea fue inspirada por el hecho de que muchas de las características que eran incluidas
en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas
por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en
relación con la memoria de la computadora que accedía era cada vez más alta. Esto
conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU,
así como de reducir el número total de accesos a memoria.
RECOMENDACIONES:
Actualmente, las estaciones de trabajo RISC multiprocesadoras de mayor
éxito, se basan en diferentes versiones de la tecnología SPARC: superSPARC
e HyperSPARC.
Está claro que el futuro pertenece a los RISC y a los sistemas
multiprocesador, a no ser que la física y la electrónica logren superar las
barreras tecnológicas para incrementar muy por encima de las cotas
actuales, las velocidades y prestaciones de una única CPU.
También cabe esperar, y por qué no, la pronta aparición de otras
tecnologías que compitan con CISC y RISC.
CONCLUSIÓN:
En la década de los sesentas, la microprogramación era la técnica más
apropiada para la tecnología de memorias existentes. En consecuencia, los
procesadores se dotaron de poderosos conjuntos de instrucciones, dando
surgimiento a la arquitectura CISC.
Cada usuario debe decidirse a favor o en contra de determinada
arquitectura de procesador en función de la aplicación concreta que quiera
realizar. Nunca será decisiva únicamente la capacidad de procesamiento
del microprocesador; se debe considerar por igual la capacidad real que
puede alcanzar el sistema en su conjunto.
APRECIACIÓN DE EQUIPO:
 INTEL como líder de la tecnología CISC, inició un proceso de conversión,
en la fabricación de sus procesadores, a tecnología RISC con el Pentium I y
Pentium PRO, pensando que la siguiente generación ya sería puramente
RISC, sin embargo las dificultades de esta transformación y las ventajas
que tiene cada tecnología le hizo ver que la combinación de ambas
tecnologías era la mejor solución
 Hoy en día, los programas cada vez más grandes y complejos demandan
mayor velocidad en el procesamiento de información, lo que implica la
búsqueda de microprocesadores más rápidos y eficientes
ARQUITECTURA RISC

Más contenido relacionado

La actualidad más candente

Manipuladores de robots
Manipuladores de robotsManipuladores de robots
Manipuladores de robotsEdson Garcia
 
Ensamblaje y desmontaje
Ensamblaje y desmontajeEnsamblaje y desmontaje
Ensamblaje y desmontajeDaniel Pérez
 
La electricidad y electronica en el mundo de la computación
La electricidad y electronica en el mundo de la computaciónLa electricidad y electronica en el mundo de la computación
La electricidad y electronica en el mundo de la computaciónJenny Ospina
 
IMPRESORA DE MATRIZ DE PUNTO
IMPRESORA DE MATRIZ DE PUNTOIMPRESORA DE MATRIZ DE PUNTO
IMPRESORA DE MATRIZ DE PUNTOtiotiven
 
Diapositivas de hardware
Diapositivas de hardwareDiapositivas de hardware
Diapositivas de hardwareleidy santiago
 
Arquitecturas del harvard y von neumann maria
Arquitecturas del harvard y von neumann mariaArquitecturas del harvard y von neumann maria
Arquitecturas del harvard y von neumann mariamariagrau14
 
Protocolos de comunicación para PLCs
Protocolos de comunicación para PLCsProtocolos de comunicación para PLCs
Protocolos de comunicación para PLCsUDO Monagas
 
Familias lógicas - Dareinys Rivero
Familias lógicas - Dareinys RiveroFamilias lógicas - Dareinys Rivero
Familias lógicas - Dareinys Riverodareinys Rivero
 
PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025
PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025
PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025CRACMA ACU
 
Arquitecturas RISC - CISC
Arquitecturas RISC - CISCArquitecturas RISC - CISC
Arquitecturas RISC - CISCEdwin Belduma
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y ciscDaCoom
 
Herramientas de diseño para sistemas embebidos
Herramientas de diseño para sistemas embebidosHerramientas de diseño para sistemas embebidos
Herramientas de diseño para sistemas embebidosLuisf Muñoz
 
Familias lógicas de circuitos integrados
Familias lógicas de circuitos integradosFamilias lógicas de circuitos integrados
Familias lógicas de circuitos integrados07051999avella
 

La actualidad más candente (20)

Manipuladores de robots
Manipuladores de robotsManipuladores de robots
Manipuladores de robots
 
Ensamblaje y desmontaje
Ensamblaje y desmontajeEnsamblaje y desmontaje
Ensamblaje y desmontaje
 
La electricidad y electronica en el mundo de la computación
La electricidad y electronica en el mundo de la computaciónLa electricidad y electronica en el mundo de la computación
La electricidad y electronica en el mundo de la computación
 
IMPRESORA DE MATRIZ DE PUNTO
IMPRESORA DE MATRIZ DE PUNTOIMPRESORA DE MATRIZ DE PUNTO
IMPRESORA DE MATRIZ DE PUNTO
 
Diapositivas de hardware
Diapositivas de hardwareDiapositivas de hardware
Diapositivas de hardware
 
Arquitecturas del harvard y von neumann maria
Arquitecturas del harvard y von neumann mariaArquitecturas del harvard y von neumann maria
Arquitecturas del harvard y von neumann maria
 
Protocolos de comunicación para PLCs
Protocolos de comunicación para PLCsProtocolos de comunicación para PLCs
Protocolos de comunicación para PLCs
 
Familias lógicas - Dareinys Rivero
Familias lógicas - Dareinys RiveroFamilias lógicas - Dareinys Rivero
Familias lógicas - Dareinys Rivero
 
PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025
PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025
PRESENTACIÓN TECNICO EN SISTEMAS - 2024 , 2025
 
Tipos de microcontroladores
Tipos de microcontroladoresTipos de microcontroladores
Tipos de microcontroladores
 
Familias Lógicas
Familias Lógicas Familias Lógicas
Familias Lógicas
 
BUS PCI
BUS PCIBUS PCI
BUS PCI
 
Practica0,1,2,3,4
Practica0,1,2,3,4Practica0,1,2,3,4
Practica0,1,2,3,4
 
Funciones del Procesador
Funciones del ProcesadorFunciones del Procesador
Funciones del Procesador
 
Programación de microcontroladores
Programación de microcontroladoresProgramación de microcontroladores
Programación de microcontroladores
 
Arquitecturas RISC - CISC
Arquitecturas RISC - CISCArquitecturas RISC - CISC
Arquitecturas RISC - CISC
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
 
Herramientas de diseño para sistemas embebidos
Herramientas de diseño para sistemas embebidosHerramientas de diseño para sistemas embebidos
Herramientas de diseño para sistemas embebidos
 
Introduccion fpga
Introduccion fpgaIntroduccion fpga
Introduccion fpga
 
Familias lógicas de circuitos integrados
Familias lógicas de circuitos integradosFamilias lógicas de circuitos integrados
Familias lógicas de circuitos integrados
 

Similar a ARQUITECTURA RISC (20)

Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura riscc
Arquitectura risccArquitectura riscc
Arquitectura riscc
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
RISC y CISC
RISC y CISCRISC y CISC
RISC y CISC
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arqutectura risc
Arqutectura riscArqutectura risc
Arqutectura risc
 
Arquitectura risc
Arquitectura riscArquitectura risc
Arquitectura risc
 
Arquitectura risc vs cisc- -linux en caja-
 Arquitectura risc vs cisc- -linux en caja- Arquitectura risc vs cisc- -linux en caja-
Arquitectura risc vs cisc- -linux en caja-
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Arquitectura RISC
Arquitectura RISCArquitectura RISC
Arquitectura RISC
 
Procesadores Risc y Cisc
Procesadores Risc y CiscProcesadores Risc y Cisc
Procesadores Risc y Cisc
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3Hernan espinoza 5to_b_t#3
Hernan espinoza 5to_b_t#3
 
Arquitectura RISC-CISC
Arquitectura RISC-CISCArquitectura RISC-CISC
Arquitectura RISC-CISC
 
Microprocesadores
MicroprocesadoresMicroprocesadores
Microprocesadores
 

Más de Alcira Gonzales

Más de Alcira Gonzales (13)

PROTOCOLO IP
PROTOCOLO IPPROTOCOLO IP
PROTOCOLO IP
 
MODELO DE REFERENCIA OSI
MODELO DE REFERENCIA OSIMODELO DE REFERENCIA OSI
MODELO DE REFERENCIA OSI
 
CLASIFICACIÓN DE REDES
CLASIFICACIÓN DE REDESCLASIFICACIÓN DE REDES
CLASIFICACIÓN DE REDES
 
ARRAY BIDIMENSIONALES
ARRAY BIDIMENSIONALESARRAY BIDIMENSIONALES
ARRAY BIDIMENSIONALES
 
SALTO CONDICIONAL
SALTO CONDICIONALSALTO CONDICIONAL
SALTO CONDICIONAL
 
PROGRAMACIÓN DE MICROCONTROLADOR
PROGRAMACIÓN DE MICROCONTROLADORPROGRAMACIÓN DE MICROCONTROLADOR
PROGRAMACIÓN DE MICROCONTROLADOR
 
VISTAS
VISTASVISTAS
VISTAS
 
TABLAS Y TIPOS DE DATOS
TABLAS Y TIPOS DE DATOSTABLAS Y TIPOS DE DATOS
TABLAS Y TIPOS DE DATOS
 
MICROSOFT SQL SERVER 2012
MICROSOFT SQL SERVER 2012MICROSOFT SQL SERVER 2012
MICROSOFT SQL SERVER 2012
 
CALCULO RELACIONAL
CALCULO RELACIONALCALCULO RELACIONAL
CALCULO RELACIONAL
 
MODELAMIENTO ENTIDAD-RELACION
MODELAMIENTO ENTIDAD-RELACIONMODELAMIENTO ENTIDAD-RELACION
MODELAMIENTO ENTIDAD-RELACION
 
MODELO DE BASE DE DATOS
MODELO DE BASE DE DATOSMODELO DE BASE DE DATOS
MODELO DE BASE DE DATOS
 
FASES PARA LA CREACIÓN DE UNA BASE DE DATOS
FASES PARA LA CREACIÓN DE UNA BASE DE DATOSFASES PARA LA CREACIÓN DE UNA BASE DE DATOS
FASES PARA LA CREACIÓN DE UNA BASE DE DATOS
 

Último

Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023ANDECE
 
Introducción a los sistemas neumaticos.ppt
Introducción a los sistemas neumaticos.pptIntroducción a los sistemas neumaticos.ppt
Introducción a los sistemas neumaticos.pptEduardoCorado
 
4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx
4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx
4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptxGARCIARAMIREZCESAR
 
2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf
2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf
2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdfAnthonyTiclia
 
Diapositiva de Topografía Nivelación simple y compuesta
Diapositiva de Topografía Nivelación simple y compuestaDiapositiva de Topografía Nivelación simple y compuesta
Diapositiva de Topografía Nivelación simple y compuestajeffsalazarpuente
 
ECONOMIA APLICADA SEMANA 555555555555555555.pdf
ECONOMIA APLICADA SEMANA 555555555555555555.pdfECONOMIA APLICADA SEMANA 555555555555555555.pdf
ECONOMIA APLICADA SEMANA 555555555555555555.pdffredyflores58
 
Edificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes GranadaEdificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes GranadaANDECE
 
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONALCHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONALKATHIAMILAGRITOSSANC
 
CENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdf
CENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdfCENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdf
CENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdfpaola110264
 
CLASE 2 MUROS CARAVISTA EN CONCRETO Y UNIDAD DE ALBAÑILERIA
CLASE 2 MUROS CARAVISTA EN CONCRETO  Y UNIDAD DE ALBAÑILERIACLASE 2 MUROS CARAVISTA EN CONCRETO  Y UNIDAD DE ALBAÑILERIA
CLASE 2 MUROS CARAVISTA EN CONCRETO Y UNIDAD DE ALBAÑILERIAMayraOchoa35
 
SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.
SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.
SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.ariannytrading
 
Unidad 3 Administracion de inventarios.pptx
Unidad 3 Administracion de inventarios.pptxUnidad 3 Administracion de inventarios.pptx
Unidad 3 Administracion de inventarios.pptxEverardoRuiz8
 
TEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIAS
TEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIASTEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIAS
TEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIASfranzEmersonMAMANIOC
 
Reporte de Exportaciones de Fibra de alpaca
Reporte de Exportaciones de Fibra de alpacaReporte de Exportaciones de Fibra de alpaca
Reporte de Exportaciones de Fibra de alpacajeremiasnifla
 
estadisticasII Metodo-de-la-gran-M.pdf
estadisticasII   Metodo-de-la-gran-M.pdfestadisticasII   Metodo-de-la-gran-M.pdf
estadisticasII Metodo-de-la-gran-M.pdfFlorenciopeaortiz
 
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)ssuser563c56
 
Edificio residencial Becrux en Madrid. Fachada de GRC
Edificio residencial Becrux en Madrid. Fachada de GRCEdificio residencial Becrux en Madrid. Fachada de GRC
Edificio residencial Becrux en Madrid. Fachada de GRCANDECE
 
Normas para los aceros basados en ASTM y AISI
Normas para los aceros basados en ASTM y AISINormas para los aceros basados en ASTM y AISI
Normas para los aceros basados en ASTM y AISIfimumsnhoficial
 
Fe_C_Tratamientos termicos_uap _3_.ppt
Fe_C_Tratamientos termicos_uap   _3_.pptFe_C_Tratamientos termicos_uap   _3_.ppt
Fe_C_Tratamientos termicos_uap _3_.pptVitobailon
 

Último (20)

Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
Centro Integral del Transporte de Metro de Madrid (CIT). Premio COAM 2023
 
Introducción a los sistemas neumaticos.ppt
Introducción a los sistemas neumaticos.pptIntroducción a los sistemas neumaticos.ppt
Introducción a los sistemas neumaticos.ppt
 
4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx
4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx
4.6 DEFINICION DEL PROBLEMA DE ASIGNACION.pptx
 
2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf
2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf
2. UPN PPT - SEMANA 02 GESTION DE PROYECTOS MG CHERYL QUEZADA(1).pdf
 
Diapositiva de Topografía Nivelación simple y compuesta
Diapositiva de Topografía Nivelación simple y compuestaDiapositiva de Topografía Nivelación simple y compuesta
Diapositiva de Topografía Nivelación simple y compuesta
 
ECONOMIA APLICADA SEMANA 555555555555555555.pdf
ECONOMIA APLICADA SEMANA 555555555555555555.pdfECONOMIA APLICADA SEMANA 555555555555555555.pdf
ECONOMIA APLICADA SEMANA 555555555555555555.pdf
 
Edificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes GranadaEdificio residencial Tarsia de AEDAS Homes Granada
Edificio residencial Tarsia de AEDAS Homes Granada
 
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONALCHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
CHARLA DE INDUCCIÓN SEGURIDAD Y SALUD OCUPACIONAL
 
CENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdf
CENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdfCENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdf
CENTROIDES Y MOMENTOS DE INERCIA DE AREAS PLANAS.pdf
 
CLASE 2 MUROS CARAVISTA EN CONCRETO Y UNIDAD DE ALBAÑILERIA
CLASE 2 MUROS CARAVISTA EN CONCRETO  Y UNIDAD DE ALBAÑILERIACLASE 2 MUROS CARAVISTA EN CONCRETO  Y UNIDAD DE ALBAÑILERIA
CLASE 2 MUROS CARAVISTA EN CONCRETO Y UNIDAD DE ALBAÑILERIA
 
SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.
SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.
SOLICITUD-PARA-LOS-EGRESADOS-UNEFA-2022.
 
Unidad 3 Administracion de inventarios.pptx
Unidad 3 Administracion de inventarios.pptxUnidad 3 Administracion de inventarios.pptx
Unidad 3 Administracion de inventarios.pptx
 
TEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIAS
TEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIASTEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIAS
TEXTURA Y DETERMINACION DE ROCAS SEDIMENTARIAS
 
Reporte de Exportaciones de Fibra de alpaca
Reporte de Exportaciones de Fibra de alpacaReporte de Exportaciones de Fibra de alpaca
Reporte de Exportaciones de Fibra de alpaca
 
estadisticasII Metodo-de-la-gran-M.pdf
estadisticasII   Metodo-de-la-gran-M.pdfestadisticasII   Metodo-de-la-gran-M.pdf
estadisticasII Metodo-de-la-gran-M.pdf
 
VALORIZACION Y LIQUIDACION MIGUEL SALINAS.pdf
VALORIZACION Y LIQUIDACION MIGUEL SALINAS.pdfVALORIZACION Y LIQUIDACION MIGUEL SALINAS.pdf
VALORIZACION Y LIQUIDACION MIGUEL SALINAS.pdf
 
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)Voladura Controlada  Sobrexcavación (como se lleva a cabo una voladura)
Voladura Controlada Sobrexcavación (como se lleva a cabo una voladura)
 
Edificio residencial Becrux en Madrid. Fachada de GRC
Edificio residencial Becrux en Madrid. Fachada de GRCEdificio residencial Becrux en Madrid. Fachada de GRC
Edificio residencial Becrux en Madrid. Fachada de GRC
 
Normas para los aceros basados en ASTM y AISI
Normas para los aceros basados en ASTM y AISINormas para los aceros basados en ASTM y AISI
Normas para los aceros basados en ASTM y AISI
 
Fe_C_Tratamientos termicos_uap _3_.ppt
Fe_C_Tratamientos termicos_uap   _3_.pptFe_C_Tratamientos termicos_uap   _3_.ppt
Fe_C_Tratamientos termicos_uap _3_.ppt
 

ARQUITECTURA RISC

  • 1. Marco Aurelio Porro Chulli Alcira Gonzales Muñoz Lisbeth Vásquez Cieza
  • 2. DEFINICIÓN: En arquitectura computacional, RISC (del inglés Reduced Instruction Ser Computer, en español Computador con Conjunto de Instrucciones Reducidas) es un tipo de diseño de CPU generalmente utilizado en microprocesadores o microcontroladores. Los microprocesadores basados en esta arquitectura poseen instrucciones de tamaños fijos y presentados en un número reducido de formatos y en donde sólo las instrucciones de carga y almacenamiento acceden a la memoria por datos. También suelen disponer de muchos registros de propósito general.
  • 3. CARACTERISTICAS: MODELO DE CONJUNTO DE INSTRUCCIONES LOAD/STORE (Cargar/Almacenar): Sólo las instrucciones Load/Store acceden a memoria; las demás operaciones en un RISC, tienen lugar en su gran conjunto de registros. Ello simplifica el direccionamiento y acorta los tiempos de los ciclos de la CPU, y además facilita la gestión de los fallos de páginas en entornos de memoria virtual. ARQUITECTURA NO DESTRUCTIVA DE TRES DIRECCIONES: Los procesadores CISC destruyen la información que existe en alguno de los registros, como consecuencia de la ejecución normal de instrucciones; esto es debido a su arquitectura de dos direcciones, por la cual el resultado de una operación sobrescribe uno de los registros que contenía a los operando.
  • 4. CARACTERISTICAS: INSTRUCCIONES SIMPLES, DE FORMATO FIJO, CON POCOS MODOS DE DIRECCIONAMIENTO: Las instrucciones simples reducen de manera muy significativa el esfuerzo para su descodificación, y favorecen su ejecución en pipelines. Las instrucciones de longitud fija, con formatos fijos, implican que los campos de códigos de operación y de los operandos están siempre codificados en las mismas posiciones AUSENCIA DE MICROCÓDIGO: El microcódigo no se presta a la ejecución en ciclos únicos, ya que requiere que el hardware sea dedicado a su interpretación dinámica. La programación en microcódigo no hace que el software sea más rápido que el programado con un conjunto de instrucciones simples.
  • 5. CARACTERISTICAS: EJECUCIÓN EN CONDUCTOS (Pipelined): Las instrucciones simples, de formato fijo y ciclo único permiten que las diferentes etapas de los ciclos de ejecución (búsqueda o fetch, descodificación, ejecución, y escritura del resultado o result write-back) para instrucciones múltiples, se puedan realizar simultáneamente, de un modo más simple y eficaz. EJECUCIÓN EN CICLOS ÚNICOS (Single-Cycle): El resultado directo de los conjuntos de instrucciones que ofrecen los procesadores RISC, es que cada instrucción puede ser ejecutada en un único ciclo de la CPU. Esto invalida la creencia de que las microinstrucciones en microcódigo, creadas para ser ejecutadas en un solo ciclo de procesador, son más rápidas que las instrucciones del lenguaje ensamblador.
  • 6. PRINCIPIOS: Analizar las aplicaciones para encontrar las operaciones clave. Diseñar un bus de datos que sea óptimo para las operaciones clave. Diseñar instrucciones que realicen operaciones clave utilizando el bus de datos. Agregar nuevas instrucciones solo si no hacen más lenta a la máquina. Repetir este proceso para otros recursos.
  • 7. MULTIPROCESOS: La industria informática, ha tenido siempre un objetivo primordial, repetido a lo largo de toda su cadena (fabricantes de semiconductores, fabricantes de sistemas y usuarios): la búsqueda de la velocidad. Para alcanzar este objetivo se han invertido ingentes cantidades de recursos, hasta alcanzar los límites físicos del silicio.
  • 8. MULTIPROCESOS: MULTIPROCESADORES DE MEMORIA DISTRIBUIDA: También denominados multiprocesadores vagamente acoplados. Se caracterizan porque cada procesador sólo puede acceder a su propia memoria. Se requiere la comunicación entre los nodos de proceso para coordinar las operaciones y mover los datos. Los datos pueden ser intercambiados, pero no compartidos.
  • 9. MEMORIA CACHE Y EL MULTIPROCESO:  ESCRITURA CONTINUA: Requiere que todas las escrituras realizadas en el caché actualicen asimismo los datos de la memoria principal. De esta forma, la memoria principal siempre tiene la última copia de los datos, y por tanto no hay nunca ninguna incoherencia con el caché.  COPIA POSTERIOR: Es un sistema mucho más eficiente, aunque también más complejo de implementar. En este caso, la CPU puede modificar la línea de caché sin necesidad de actualizar inmediatamente la memoria principal. Los datos sólo son copiados a la memoria principal cuando la línea de caché va a ser reemplazada con una nueva.
  • 10. MEMORIA CACHE Y EL MULTIPROCESOS  COPIA POSTERIOR:  ESCRITURA RADIADA: Que requiere que la CPU que modifica los datos compartidos actualice los otros caches, para lo cual escribe en el bus la dirección de los datos, y los datos mismos, de modo que todos los dispositivos interesados (otras CPUs) los capturen.  ESCRITURA INVALIDADA: Impide a una CPU modificar los datos compartidos en su caché hasta que otros caches han invalidado sus copias. En cuanto otros caches invalidan sus líneas, el caché modificado tiene la única copia; de este modo, se garantiza que un sólo caché escribe una línea compartida en un momento dado.
  • 11. VENTAJAS:  La CPU trabaja más rápido al utilizar menos ciclos de reloj para ejecutar instrucciones.  Utiliza un sistema de direcciones no destructivas en RAM; a diferencia de CISC.  RISC conserva después de realizar sus operaciones en memoria los dos operandos y su resultado, reduciendo la ejecución de nuevas operaciones.  Cada instrucción puede ser ejecutada en un solo ciclo del CPU.  Menor potencia que otros procesadores.  Mayor tamaño de los programa.  Menos componentes y transistores. DESVENTAJAS:
  • 12. RESUMEN: RISC es una filosofía de diseño de CPU para computadora que está a favor de conjuntos de instrucciones pequeñas y simples que toman menor tiempo para ejecutarse. El tipo de procesador más comúnmente utilizado en equipos de escritorio, el x86, está basado en CISC en lugar de RISC, aunque las versiones más nuevas traducen instrucciones basadas en CISC x86 a instrucciones más simples basadas en RISC para uso interno antes de su ejecución. La idea fue inspirada por el hecho de que muchas de las características que eran incluidas en los diseños tradicionales de CPU para aumentar la velocidad estaban siendo ignoradas por los programas que eran ejecutados en ellas. Además, la velocidad del procesador en relación con la memoria de la computadora que accedía era cada vez más alta. Esto conllevó la aparición de numerosas técnicas para reducir el procesamiento dentro del CPU, así como de reducir el número total de accesos a memoria.
  • 13. RECOMENDACIONES: Actualmente, las estaciones de trabajo RISC multiprocesadoras de mayor éxito, se basan en diferentes versiones de la tecnología SPARC: superSPARC e HyperSPARC. Está claro que el futuro pertenece a los RISC y a los sistemas multiprocesador, a no ser que la física y la electrónica logren superar las barreras tecnológicas para incrementar muy por encima de las cotas actuales, las velocidades y prestaciones de una única CPU. También cabe esperar, y por qué no, la pronta aparición de otras tecnologías que compitan con CISC y RISC.
  • 14. CONCLUSIÓN: En la década de los sesentas, la microprogramación era la técnica más apropiada para la tecnología de memorias existentes. En consecuencia, los procesadores se dotaron de poderosos conjuntos de instrucciones, dando surgimiento a la arquitectura CISC. Cada usuario debe decidirse a favor o en contra de determinada arquitectura de procesador en función de la aplicación concreta que quiera realizar. Nunca será decisiva únicamente la capacidad de procesamiento del microprocesador; se debe considerar por igual la capacidad real que puede alcanzar el sistema en su conjunto.
  • 15. APRECIACIÓN DE EQUIPO:  INTEL como líder de la tecnología CISC, inició un proceso de conversión, en la fabricación de sus procesadores, a tecnología RISC con el Pentium I y Pentium PRO, pensando que la siguiente generación ya sería puramente RISC, sin embargo las dificultades de esta transformación y las ventajas que tiene cada tecnología le hizo ver que la combinación de ambas tecnologías era la mejor solución  Hoy en día, los programas cada vez más grandes y complejos demandan mayor velocidad en el procesamiento de información, lo que implica la búsqueda de microprocesadores más rápidos y eficientes