1. INTRODUCCIÓN
En este laboratorio se modelaran sistemas de conversión análogo-digital y
digital-análogo en software de modelamiento de circuitos, y se realizara el
respectivo análisis de los resultados obtenidos teniendo en cuenta la base
teórica y los procesos que siguen estos tipos de convertidores vistos
anteriormente en clases.
2. OBJETIVOS
• Modelar y caracterizar un sistema de conversión análogo-digital y digital-análogo.
3. PUNTO 1
• Simule un circuito de SAMPLED & HOLD, un circuito cuantizador y un circuito
codificador (de 3 bits). Acóplelos y póngalos a prueba usando una señal senoidal
de baja frecuencia y amplitud no más de 5V y offset 5 voltios. Tabule los
resultados linealmente separados obtenidos de la conversión y compárelos con el
ideal, hallando el error relativo; además tome imágenes del osciloscopio de la
señal analógica, de la señal muestreada, de la señal cuantizada y tome una foto
del dato digital convertido.
4. METODOLOGÍA PUNTO 1
Figura 1. Circuito Sampled and Hold, Proteus.
Figura 2. Circuito
Conversor Flash, Proteus.
Figura 3. Circuito Codificador
74LS148, Proteus.
𝑄 =
5
23 = 0.625 1. (Resolución)
5. RESULTADOS PUNTO 1
DECIMAL CODIFICACIÓN V ideal (V) V real (V) Rango (V) Error
0 000 5 5.080 5 – 5.624 0.015
1 001 5,625 6.16 5.624 – 6.249 0.086
2 010 6,25 6.742 6.249 – 6.87 0.072
3 011 6,875 7.049 6.87 – 7.49 0.024
4 100 7,5 7.50 7.49 – 8.124 0
5 101 8,125 8.56 8.124 – 8.748 0.050
6 110 8,75 9.20 8.748 – 9.374 0.048
7 111 9,375 9.42 9.374 – 10.00 0.0047
Tabla 1. Tabla de datos
6. SOLUCIÓN
Figura 4. Obtención de señal Codificada, Proteus.
Figura 5. Señal de entrada, señal muestreada, Señal reconstruida,
Proteus.
7. PUNTO 2
Simule un conversor A/D comercial, donde convierta una señal triangular a una
escala de voltaje a conveniencia con una frecuencia cualquiera, una señal digital
de 8bits, un periodo de muestreo superior al doble de la frecuencia de la señal
de entrada. Además, encuentre:
a. Tabule 15 datos de Cuantización.
b. Tabule 15 datos de la conversión Análoga-digital, linealmente separados
c. Compare los datos reales con los ideales, hallando el error relativo
d. Dibuje la curva de la conversión
12. PUNTO 3
• Al diseño anterior colóquele un DAC de 8 bits para recuperar la señal digital y
compare en una gráfica la señal de entrada y la señal de salida recuperada.
Figura 7. DAC, proteus.
METODOLOGÍA PUNTO 3
16. a. Obtenga una tabla de al menos 12 datos linealmente separados, donde se
muestre el valor binario de entrada y su respectivo valor de salida de voltaje,
encuentre su error relativo.
Decimal Binario Dato teórico Dato real Error relativo
21 10101 0,65882 0,66079 0,002976
42 101010 1,31765 1,31961 0,001488
63 111111 1,97647 1,97844 0,000995
84 1010100 2,63529 2,63721 0,000726
105 1101001 3,29412 3,29603 0,000580
126 1111110 3,95294 3,95487 0,000488
147 10010011 4,61176 4,61343 0,000361
168 10101000 5,27059 5,27225 0,000315
189 10111101 5,92941 5,93109 0,000283
210 11010010 6,58824 6,58986 0,000247
231 11100111 7,24706 7,24868 0,000224
252 11111100 7,90588 7,90751 0,000206
Tabla 4. Valores correspondientes a la entrada (binario) y su equivalente en tensión.
17. b. Obtener el valor máximo de ganancia en la conversión para que el amplificador
no esté saturado, grafique la respuesta a su máxima amplitud y compárela con la
gráfica ideal.
𝑅𝑃 =
1
1
1𝑘
+
1
2𝑘
+
1
4𝑘
+
1
8𝑘
+
1
16𝑘
+
1
32𝑘
+
1
64𝑘
+
1
128𝑘
→ 501.9608
𝐴 = 1.87
𝑅𝐹 = 𝑅𝑃 ∗ 𝐴 → 501.9608 ∗ 1.87 ≅ 938.6667
𝑅𝑋 =
𝑅𝐹
1 − 𝐴
=
938.6667
1 − 1.87
≅ −1078.9272
19. Decimal Binario Datos reales Datos teóricos
21 10101 1,23567 1,232
42 101010 2,46765 2,464
63 111111 3,69966 3,696
84 1010100 4,93154 4,928
105 1101001 6,16352 6,160
126 1111110 7,39553 7,392
147 10010011 8,62704 8,624
168 10101000 9,85903 9,856
189 10111101 11,091 11,088
210 11010010 12,3229 12,320
231 11100111 13,5549 13,552
255 11111111 14,504 14,960
0
2
4
6
8
10
12
14
16
Datos reales Datos teóricos
Tabla 5. Datos de la conversión realizada.
Grafica 2. Comparación de datos reales vs datos teóricos.
20. c. Obtener el valor bajo de ganancia en la conversión, grafique la respuesta de la
baja amplitud y compárela con la gráfica ideal.
Binario Datos reales Datos teóricos
10 0,489567 0,062745
101 0,489567 0,156863
1000 0,489568 0,250980
1011 0,489585 0,345098
1110 0,489989 0,439216
10001 0,535301 0,533333
10100 0,629417 0,627451
10111 0,723537 0,721569
11010 0,817656 0,815686
11101 0,911776 0,909804
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
10 101 1000 1011 1110 10001 10100 10111 11010 11101
Datos reales Datos teóricos
Tabla 6. Datos de la conversión realizada.
Grafica 3. Comparación de datos reales vs datos teóricos.
21. d. Cambie el valor de por lo menos dos de las resistencias de la ponderación y
dibuje la gráfica de la conversión comparando la salida ideal con la del error.
Explique sus resultados.
Decimal Binario Datos reales Datos teóricos
21 10101 0,750805 0,65882
42 101010 1,55896 1,31765
63 111111 2,30781 1,97647
84 1010100 1,66277 2,63529
105 1101001 2,47092 3,29412
126 1111110 3,21977 3,95294
147 10010011 5,4511 4,61176
168 10101000 6,2296 5,27059
189 10111101 6,97845 5,92941
210 11010010 6,36306 6,58824
231 11100111 7,1119 7,24706
252 11111100 7,89041 7,90588
0
1
2
3
4
5
6
7
8
9
Datos reales Datos teóricos
Tabla 7. Datos de la conversión realizada
Grafica 4. Comparación de datos reales vs datos teóricos.
22. Explique sus resultados.
En los datos obtenido de la
simulación, al realizar el cambio
de valores en las dos resistencia y
en la representación grafica de
esta con los valores teórico, se
tienen resultados valores
incorrectos a los calculas y estos
era de esperarse, debido a que el
arreglo de resistencia no cumple
con el regla de un conversor de
resistencias ponderadas como se
muestra en la figura 11.
Figura 11. Conversor de resistencias ponderadas. [1]
[1].
https://wilaebaelectronica.b
logspot.com/2017/01/conve
rsor-digital-analogico-por-
suma-ponderada.html
23. e. De qué manera puede modificar el circuito para obtener el error de offset en la
conversión digital análoga. Simule y muestre los resultados gráficamente
comparando la salida ideal con la del error.
Decimal Binario Datos reales Datos teóricos
14 1110 0,489989 0,4392157
28 11100 0,880402 0,8784314
42 101010 1,31961 1,3176471
56 111000 1,75883 1,7568627
70 1000110 2,19799 2,1960784
84 1010100 2,63721 2,6352941
98 1100010 3,07642 3,0745098
112 1110000 3,51564 3,5137255
126 1111110 3,95487 3,9529412
140 10001100 4,39382 4,3921569
0
0.5
1
1.5
2
2.5
3
3.5
4
4.5
5
Datos reales Datos teóricos
Tabla 8. . Datos de la conversión realizada.
Grafica 5. Comparación de datos reales vs datos
teóricos.
24. OBSERVACIONES
• Los DAC son dispositivos capaces de recrear señales continuas con un error muy
pequeño además que permite una reconstrucción muy exacta o parecida a la
señal de entrada.
• Se puede observar que el DAC maneja un margen extremadamente pequeño en
comparación con su salida ideal, comprobando la funcionalidad de este tipo de
dispositivos electrónicos.
• En el punto 4, se presenta una peculiaridad con algunos valores de la
conversión, debido a que el amplificador maneja una ganancia y está no es
capaz de representan valores de voltaje inferiores a la ganancia del amplificador.
• En el punto 4, inciso b al momento de buscar el valor máximo de ganancia en la
conversión, en los cálculos del montaje observamos que hallamos un valor de
resistencia negativa, por lo tanto esta resistencia se conecta a la entrada
inversora del amplificador y a tierra.
25. CONCLUSIÓN
• La frecuencia de muestreo es fundamental al momento de reconstruir la
señal ya que gracias a ella se puede obtener señales muy parecidas a la
señal original, logrando un error muy pequeño entre las muestras que es
capaz de corregirse utilizando la técnica de amplificación de señales.
• Al realizar la conversión análoga a digital y viceversa, los valores obtenidos
en cada uno de los montajes realizados presentaron una diferencia en
comparación con los datos teóricos, debido a diversos factores que se
presentan en las resistencias y el amplificador operacional utilizado, ya
que estos componentes no son ajenos al error.
