Este documento proporciona una guía de usuario para el software de diseño electrónico Cadence OrCAD rel. 9.2. Incluye instrucciones para la captura de esquemáticos, la creación de modelos, librerías y símbolos, y el uso de fuentes de señal. El documento contiene cuatro capítulos y cubre temas como la interfaz de usuario, el diseño de circuitos planos y jerárquicos, y la simulación de circuitos.

1. NOTAS
TUTORIAL
CADENCE
OrCAD REL. 9.2
M.C. JOSE ANTONIO HOYO MONTAÑO
CENIDET, MEXICO

2. cenidet
Tabla de Contenido
CAPITULO 1.- INTRODUCCION A PSPICE 1
INTRODUCCION GENERAL 1
VERSIONES DE PSPICE 1
PROGRAMAS QUE CONFORMAN AL CADENCE OrCAD REL. 9.2 LITE 2
REQUERIMIENTOS 3
TIPOS DE ARCHIVOS GENERADOS 3
CAPITULO 2.- CAPTURA DE ESQUEMATICOS 5
CONFIGURACION Y USO DE CAPTURE CIS LITE 5
MENU OPTIONS – PREFERENCE 5
OPCION “COLOR/PRINT” 5
OPCION “GRID DISPLAY” 7
OPCION “PAN AND ZOOM” 8
OPCION “SELECT” 9
FT
OPCION “MISCELLANEOUS”
OPCION “TEXT EDITOR”
9
11
MENU OPTIONS – DESIGN TEMPLATE 12
A
OPCION “FONTS” 12
OPCION “TITTLE BLOCK” 12
R
OPCION “PAGE SIZE” 12
OPCION “GRID REFERENCE” 14
D
OPCION “HIERARCHY” 15
OPCION “SDT COMPATIBILITY” 16
DISEÑO DE ESQUEMATICOS “PLANOS” 16
CREAR UN DISEÑO PLANO 18
ETAPA 1: COLOCAR LOS DISPOSITIVOS EN EL AREA DE TRABAJO 19
ETAPA 2: CONECTAR LOS DISPOSITIVOS 23
ETAPA 3: ESPECIFICACION DE PARAMETROS DE LOS DISPOSITIVOS. 24
ETAPA 4: GENERACION DE LISTADO DE RED. 26
CREAR UN DISEÑO “JERARQUICO” 29
ETAPA 1: CREAR BLOQUE JERARQUICO 29
ETAPA 2: CREAR LAS TERMINALES DE CONEXIÓN DEL BLOQUE JERARQUICO 34
ETAPA 3: EDITAR IMPLEMENTACION DEL BLOQUE JERARQUICO 36
ETAPA 4: EDITAR EL RESTO DEL CIRCUITO EQUEMATICO EN EL NIVEL
SUPERIOR DEL BLOQUE JERARQUICO 38
ETAPA 5: CREAR LISTADO DE RED 39
ETAPA 6: CREAR NUEVAS IMPLEMENTACIONES PARA UN BLOQUE JERARQUICO 39
Cadence i
OrCAD REL. 9.2 LITE

3. cenidet
CAPITULO 3.- MODELOS, LIBRERIAS Y SIMBOLOS 41
CREAR Y MODIFICAR MODELOS DE PSPICE CON CAPTURE 41
PSPICE MODEL EDITOR 41
GENERACION DE LA CURVA CORRIENTE DIRECTA VS. VOLTAJE DIRECTO 43
GENERACION DE LA CURVA DE CAPACITANCIA DE UNION VS VOLTAJE INVERSO 45
GENERACION DE LA CURVA CORRIENTE INVERSA VS VOLTAJE INVERSO 47
GENERACION DE LA CURVA DE VOLTAJE DE RUPTURA INVERSO 48
GENERACION DE LA CURVA DE CORRIENTE DE RECUPERACION INVERSA 49
MODIFICAR UN MODELO EXISTENTE EN CAPTURE 52
MODELADO DE DISPOSITIVOS 52
EL COMANDO.MODEL 52
MODELADO DE DISPOSITIVOS ACTIVOS 53
PARAMETROS DE MODELADO DE DIODOS 54
PARAMETROS DE MODELADO DE UN TRANSISTOR DE UNION BIPOLAR (BJT) 55
PARAMETROS DE MODELADO DE UN TRANSISTOR DE EFECTO
DE CAMPO (JFET) 55
PARAMETROS DE MODELADO DE UN TRANSISTOR DE EFECTO
DE CAMPO TIPO MOS (MOSFET) 56
PARAMETROS DE MODELADO DE UN TRANSISTOR DE BIPOLAR
DE COMPUERTA AISLADA (IGBT) 57
CAMBIAR LA REFERENCIA DE MODELO. 57
CREAR ARCHIVO DE LIBRERÍA DE MODELOS 57
MODIFICAR LA REFERENCIA DE MODELO 59
CREAR NUEVOS MODELOS USANDO PARTE TIPO “BREAKOUT” 62
CREAR UN MODELO TIPO .SUBCKT A PARTIR DE UN ESQUEMATICO 66
CREACION DE LIBRERIAS DE SIMBOLOS PARA CAPTURE 71
CREAR UNA LIBRERÍA DE SIMBOLOS USANDO PSPICE MODEL EDITOR. 71
CAPITULO 4.- FUENTES DE SEÑAL 84
FUENTES DE SEÑAL ANALOGICA DE VOLTAJE Y CORRIENTE. 84
FUENTES DE CORRIENTE Y VOLTAJE DEPENDIENTES 84
FUENTES CONTROLADAS POR VOLTAJE 84
FUENTES DE GANANCIA FIJA 85
FUENTES DEPENDIENTES DE LA FRECUENCIA 85
FUENTE LAPLACIANA 86
FUENTE TIPO POLINOMIO 86
FUENTE TIPO TABLA 86
FUENTE TIPO VALOR 87
FUENTES CONTROLADAS POR CORRIENTE 87
Cadence ii
OrCAD REL. 9.2 LITE

4. cenidet
FUENTES DE GANANCIA FIJA 87
FUENTE TIPO POLINOMIO 88
FUENTES DE VOLTAJE Y CORRIENTE INDEPENDIENTES 88
FUENTE DE CORRIENTE (IAC) O VOLTAJE (VAC) DE CORRIENTE ALTERNA 88
FUENTE DE CORRIENTE (IDC) O VOLTAJE (VDC) DE CORRIENTE ALTERNA 89
FUENTE DE CORRIENTE (IEXP) O VOLTAJE (VEXP) EXPONENCIAL 89
FUENTE DE CORRIENTE (IPULSE) O VOLTAJE (VPULSE) DE PULSOS 90
FUENTE DE CORRIENTE (IPWL) O VOLTAJE (VPWL) FORMADAS POR
SEGMENTOS LINEALES 91
FUENTE DE CORRIENTE (IPWL) O VOLTAJE (VPWL) FORMADAS
POR SEGMENTOS LINEALES 92
FUENTE DE CORRIENTE (IPWL_ENH) O VOLTAJE (VPWL_ENH)
FORMADAS POR SEGMENTOS LINEALES EXTENDIDAS 93
FUENTE DE CORRIENTE (IPWL_RE_FOREVER) O VOLTAJE
(VPWL_RE_FOREVER) FORMADAS POR SEGMENTOS
LINEALES, DE REPETICION INFINITA 93
FUENTE DE CORRIENTE (IPWL_RE_FOREVER) O VOLTAJE
(VPWL_RE_FOREVER) FORMADAS POR SEGMENTOS
LINEALES, DE N REPETICIONES 94
FUENTE DE CORRIENTE (IPWL_ENH) O VOLTAJE (VPWL_ENH)
FORMADAS POR SEGMENTOS LINEALES, DEFINIDAS EN ARCHIVO 95
FUENTE DE CORRIENTE (IPWL_F_RE_FOREVER) O VOLTAJE
(VPWL_F_RE_FOREVER) FORMADAS POR SEGMENTOS
LINEALES, DEFINIDAS EN ARCHIVO, DE REPETICION INFINITA 96
FUENTE DE CORRIENTE (IPWL_F_RE_FOREVER) O VOLTAJE
(VPWL_F_RE_FOREVER) FORMADAS POR SEGMENTOS
LINEALES, DE N REPETICIONES 96
FUENTE DE CORRIENTE (ISFFM) O VOLTAJE (VSFFM) MODULADA EN
FRECUENCIA 97
FUENTE DE CORRIENTE (ISIN) O VOLTAJE (VSIN) SINUSOIDAL AMORTIGUADA 98
FUENTE DE CORRIENTE (ISRC) O VOLTAJE (VSRC) 99
FUENTES DE SEÑAL DIGITAL 100
RELOJ DIGITAL 100
ESTIMULO
101
ESTIMULO DEFINIDO EN ARCHIVO 101
ESTIMULO DEFINIDO EN ARCHIVO DE ESTIMULO 104
PROGRAMA PSPICE STIMULUS EDITOR 105
GENERACION DE ESTIMULO TIPO SENOIDAL 105
GENERACION DE ESTIMULO TIPO DIGITAL 108
Cadence iii
OrCAD REL. 9.2 LITE

5. cenidet
CAPITULO 5.- TIPOS DE ANÁLISIS DE SIMULACIÓN EN PSPICE AD 111
INTRODUCCION A LOS TIPOS DE ANALISIS EN PSPICE AD 111
VENTANA DE CONFIGURACION DE PSPICE 112
OPCION “GENERAL” 113
OPCION “ANALYSIS” 114
OPCION “INCLUDE FILES” 114
OPCION “LIBRARIES” 116
OPCION “STIMULUS” 117
OPCION “OPTIONS” 118
OPCION “DATA COLLECTION” 121
OPCION “PROBE WINDOW” 121
ANALISIS DE PUNTO DE OPERACIÓN 122
PUNTO DE OPERACIÓN EN CD 123
ANALISIS DE SENSIBILIDAD EN CD 131
FUNCION DE TRANSFERENCIA DE PEQUEÑA SEÑAL EN CD 134
ANALISIS TRANSITORIO 136
ANALISIS DE FOURIER DE FORMAS DE ONDA GENERADAS EN ANALISIS
TRANSITORIO 143
ANALISIS DE FOURIER EN PSPICE AD 143
ANALISIS DE FOURIER EN EL ARCHIVO DE SALIDA DE SIMULACION 146
ANALISIS DE BARRIDO DE CD 148
ANALISIS DE BARRIDO DE CD SIMPLE. 148
ANALISIS DE BARRIDO DE CD ANIDADO. 151
ANALISIS DE BARRIDO DE CA 158
ANALISIS DE RESPUESTA EN FRECUENCIA 159
ANALISIS DE RUIDO 166
ANALISIS PARAMETRICO 169
ANALISIS PARAMETRICO EN EL TIEMPO 169
ANALISIS PARAMETRICO EN CONDICIONES ESTATICAS DE CD 174
ANALISIS PARAMETRICO EN RESPUESTA A LA FRECUENCIA 177
ANALISIS DE MONTE CARLO Y PEOR CASO 182
ANALISIS DE MONTE CARLO 183
ANALISIS TRANSITORIO 183
ANALISIS DE BARRIDO DE CD 190
ANALISIS DE BARRIDO EN CA 194
PEOR CASO 200
ANALISIS TRANSITORIO 200
ANALISIS DE BARRIDO DE CD 205
ANALISIS DE BARRIDO EN CA 208
Cadence iv
OrCAD REL. 9.2 LITE

6. cenidet
ANALISIS DE BARRIDO DE TEMPERATURA 211
ANALISIS TRANSITORIO 211
ANALISIS DE BARRIDO DE CD 215
ANALISIS DE BARRIDO EN CA 217
ANALISIS DIGITAL 220
CAPITULO 6.- POSTPROCESAMIENTO DE ANÁLISIS DE SIMULACIÓN EN PSPICE AD 228
PSPICE AD 228
USO DE PSPICE AD 229
MANEJO DE ARCHIVOS E IMPRESIÓN 229
ABRIR ARCHIVO 229
AGREGAR ARCHIVO DE FORMAS DE ONDA 231
CONFIGURACION E IMPRESIÓN DE RESULTADOS GRAFICOS DE SIMULACION 233
CONFIGURACION DE PAGINA 233
CONFIGURACION DE IMPRESORA 236
VISUALIZACION PREVIA DE LA IMPRESION 237
IMRESION DE GRAFICAS 238
MANEJO DE RESULTADOS DE SIMULACION 238
AGREGAR TRAZOS 238
BORRAR TODOS LOS TRAZOS 241
BORRAR UN TRAZO 241
CORTAR UNO O VARIOS TRAZOS 242
COPIAR UNO O VARIOS TRAZOS 242
PEGAR UNO O VARIOS TRAZOS 242
SELECCIONAR TODOS LOS TRAZOS DE UN AREA DE DESPLEGADO ACTIVA 242
DEFINICION DE FUNCIONES MACROS 243
CREACION DE MACROS 243
MODIFICACION DE MACROS 244
SB3 ELIMINACION DE MACROS 245
CARGAR FUNCIONES MACRO DE OTRO ARCHIVO PRB 246
GUARDAR FUNCIONES MACRO EN OTRO ARCHIVO PRB 246
FUNCION DE ACERCAMIENTO 248
CONFIGURACION DE LAS OPCIONES DE DESPLEGADO DE TRAZOS 249
CONFIGURACION DE EJES 249
CONFIGURACION DEL EJE “X” 250
CONFIGURACION DEL EJE “Y” 251
AGREGAR Y ELIMINAR EJE Y 253
AGREGAR AREA DE DESPLEGADO 254
ELIMINAR AREA DE DESPLEGADO 255
Cadence v
OrCAD REL. 9.2 LITE

7. cenidet
QUITAR SINCRONIA A AREAS DE DESPLEGADO 255
USO DE ETIQUETAS 256
USO DE CURSOR 258
TRANSFORMADA RAPIDA DE FOURIER 260
ANALISIS DE DESEMPEÑO 262
MODIFICAR LOS COLORES Y TIPOS DE LINEAS DE LOS TRAZOS 264
CONFIGURACION DE PSPICE AD 267
CAPITULO 7.- DISEÑO DE CIRCUITOS IMPRESOS UTILIZANDO ORCAD CAPTURE Y ORCAD
LAYOUT 273
PROCESO DE DISEÑO DE UN CIRCUITO IMPRESO EN OrCAD LAYOUT 273
CREACION DE REDES DE CONEXIONES A PARTIR DE UN DIAGRAMA
ESQUEMATICO DE OrCAD CAPTURE 273
CREACION DE CIRCUITO IMPRESO 276
DISTRIBUCION DE COMPONENTES EN EL CIRCUITO IMPRESO 281
CAMBIOS EN LAS FORMAS DE LAS HUELLAS ASIGNADAS A LOS DISPOSITIVOS 286
GENERACION DE LAS PISTAS DE CONEXION 290
DELIMITADO Y LLANADO DE ESPACIOS EN EL CIRCUITO IMPRESO 300
IMPRESIÓN DE LAS CAPAS DEL CIRCUITO IMPRESO 304
CAPITULO 8.- GENERACION DE REPORTES E INTERFAZ CON APLICACIONES MS OFFICE. 308
INTRODUCCION 308
GENERACION DE REPORTES EN CAPTURE 308
COPIAR DIAGRAMAS Y GRAFICOS HACIA APLICACIONES DE MS OFFICE 312
COPIAR LOS DATOS DE UN TRAZO 315
Anexo A.- Hojas de datos 317
Diodo HFA15TB60 317
Anexo B.- Parámetros de los modelos para PSPICE. 323
DIODO 323
BJT 324
JFET 326
MOSFET 326
PARAMETROS PARA LOS MODELOS DE NIVEL 1, 2 Y 3 328
PARAMETROS PARA EL MODELO DE NIVEL 4 329
PARAMETROS PARA EL MODELO DE NIVEL 5 330
PARAMETROS PARA EL MODELO DE NIVEL 6 332
PARAMETROS PARA EL MODELO DE NIVEL 7 335
IGBT 340
Cadence vi
OrCAD REL. 9.2 LITE

8. cenidet
Anexo C.- Comandos de descripción de modelos .MODEL y .SUBCKT 342
Sintaxis comando .MODEL 342
Sintaxis comando .SUBCKT 344
Sintaxis comando .DISTRIBUTION 345
Anexo D.- Comandos de descripción de plantilla para símbolos de PSPICE 346
Sintaxis de TEMPLATE 346
Anexo E.- Relación de secuencia de teclas para ejecutar comandos de OrCAD Rel. 9.2 348
CAPTURE 348
PSPICE AD 350
PSPICE MODEL EDITOR 352
PSPICE STIMULUS EDITOR 352
LAYOUT 353
Anexo F.- BIBLIOGRAFIA 358
Cadence vii
OrCAD REL. 9.2 LITE

9. cenidet
Tabla de Tablas
Tabla I.- Voltaje y corriente directa del HFA15TB60 44
Tabla II.- Capacitancia de unión del HFA15TB60 45
Tabla III.- Voltaje y corriente inversa del HFA15TB60. 47
Tabla IV.- Parámetros comunes del modelado de diodos. 54
Tabla V.- Parámetros comunes del modelado de BJT. 55
Tabla VI.- Parámetros comunes del modelado de JFET. 56
Tabla VII.- Parámetros comunes del modelado de MOSFET. 57
Tabla VIII Valores permitidos para los números digitales 103
Tabla IX.- Frecuencias de programación de las señales de estímulos para el archivo “ejemplo21”. 225
Tabla X.- Variables disponibles en las secciones “HEADER” y “FOOTER”. 234
Tabla XI.- Funciones y operaciones analógicas. 239
Tabla XII.- Funciones objetivo incluidas en PSPICE AD para el análisis de desempeño. 262
Cadence viii
OrCAD REL. 9.2 LITE

10. cenidet
CAPITULO 1.- INTRODUCCION A PSPICE
INTRODUCCION GENERAL
PSPICE es una variante del programa SPICE2 desarrollado a mediados de los años 70 en la Universidad de
California en Berkeley. SPICE2 y su versión original SPICE fueron desarrollados con fondos públicos en E.U.A., por lo
cual se consideran programas de “dominio público”. Dado que la Universidad de California en Berkeley no ofrece versiones
comerciales o servicios de asesoría de SPICE, se desarrollaron versiones comerciales para satisfacer las necesidades de los
usuarios industriales.
PSPICE es una versión comercial de SPICE2 desarrollada por MicroSim Corp. en 1985, para ser utilizada en
plataformas de PC y equipos basados en sistemas operativos UNIX. En 1997 MicroSim Corp. fue adquirida por OrCAD
Corp. con lo cual se inicia un cambio en el diseño de su interfaz con el usuario, reemplazando el programa de captura de
esquemáticos de MicroSim Corp. (Schematics) por OrCAD CAPTURE, lo cual implicó un cambio en los comandos de
operación del usuario.
En 1999 OrCAD Corp. pasó a formar parte de la división de diseño de circuitos impresos de Cadence Corp., la
interfaz creado por OrCAD para la captura de esquemáticos se mantiene, los mecanismos de simulación se mejoran,
teniéndose menos problemas de convergencia y el programa de postprocesamiento PROBE también recibe cambios.
PSPICE es el acrónimo de Profesional Simulation Program with Integrated Circuit Emphasis (lo cual se traduce como:
programa de simulación profesional con énfasis en circuitos integrados).
PSPICE calcula voltajes y corrientes de los nodos analógicos que conforman el esquemático y determina el estado
FT
lógico de los nodos digitales. En el caso de esquemáticos con componentes analógicos y digitales determina las
equivalencias de los niveles lógicos a voltajes y/o corrientes analógicas.
A
R
PSPICE no hace consideraciones o suposiciones sobre el funcionamiento de un circuito, utiliza las ecuaciones que
D
definen el comportamiento de los dispositivos y de los nodos y realiza un análisis matemático.
VERSIONES DE PSPICE
Cadence cuenta en la actualidad con dos versiones de PSPICE: OrCAD Rel. 9.2 LITE y OrCAD Rel. 9.2
Professional.
OrCAD Rel. 9.2 LITE es una versión limitada, en la cual se tienen las siguientes restricciones:
1) CAPTURE CIS LITE (programa de captura de esquemáticos) acepta un máximo de 60 elementos, las librerías
de símbolos no pueden tener más de 15 elementos.
2) PSPICE AD LITE (programa de simulación y desplegado de resultados) acepta un máximo de
- 64 Nodos
- 10 Transistores
- 65 Dispositivos digitales
- 10 Líneas de transmisión
- Sólo despliega datos de simulación obtenidos con versiones LITE o de estudiante.
Cadence 1
OrCAD REL. 9.2 LITE

11. cenidet
3) PSPICE MODEL EDITOR (programa de edición y creación de librerías de modelos) limitado a diodos.
4) PSPICE STIMULUS EDITOR (programa de edición y creación se señales de estimulo analógicas y digitales)
limitado ondas senoidales y relojes digitales.
5) LAYOUT PLUS (programa de diseño de circuitos impresos) está limitado a:
- Una sola librería de “huellas” para resistencias, capacitores, diodos y circuitos integrados.
- 100 conexiones
- 15 componentes
La versión profesional no sufre de ninguna de las limitaciones anteriores. Además, cuenta con opciones
adicionales no disponibles en la versión LITE.
PROGRAMAS QUE CONFORMAN AL CADENCE OrCAD REL. 9.2 LITE
CAPTURE CIS LITE – Editor gráfico de circuitos utilizado para dibujar el diagrama esquemático del circuito a
ser simulado o implementado en circuito impreso.
LAYOUT PLUS – Editor de circuitos impresos, utiliza archivos de lista de redes generados por CAPUTRE CIS
LITE como entrada.
PSPICE AD LITE – Simulador analógico y digital que incorpora funciones de desplegado y manipulación de
formas de onda.
PSPICE MODEL EDITOR – Programa para crear modelos de dispositivos semiconductores basados en curvas y
parámetros de hojas de datos.
PSPICE OPTIMIZER – Programa para optimizar el desempeño de circuitos analógicos, limitado en la versión
LITE a 1 objetivo, 1 parámetro y 1 restricción.
PSPICE STIMULUS EDITOR – Herramienta de generación de estímulos analógicos y digitales con formas de
onda especiales que serán utilizadas como fuentes de entrada en simulaciones.
Fig. 1.- Programas de OrCAD REL. 9.2 LITE
Cadence 2
OrCAD REL. 9.2 LITE

12. cenidet
REQUERIMIENTOS
La versión LITE requiere de al menos:
- MS WINDOWS 95/98 o NT 4.0 service pack 3,
- Unidad de CD-ROM de 4x,
- Procesador Pentium de 90MHz,
- 32 MB de memoria RAM,
- Espacio de disco duro de:
89 MB para CAPTURE CIS
66 MB para LAYOUT PLUS
46 MB para PSPICE A/D
- Monitor a color tipo VGA de 256 colores y resolución de 800x600
TIPOS DE ARCHIVOS GENERADOS
A continuación se listan algunos de los tipos de archivos generados y utilizados por OrCAD Rel. 9.2 LITE.
.opj – Archivo que se genera en el programa CAPTURE CIS LITE y contiene el listado de los nombres de los
archivos generados con sus herramientas.
.dsn – Archivo que contiene la información del diagrama esquemático.
.cir – Archivo generado por CAPTURE CIS LITE, contiene la información completa del circuito para ser simulado
así como las instrucciones de análisis.
.net – Archivo generado por CAPTURE CIS LITE, contiene únicamente la información del circuito para ser
simulado, este archivo se incluye en el archivo “.cir”.
.als – Archivo generado por CAPTURE CIS LITE, contiene los nombres “alias” de nodos y componentes, se agrega
al archivo “.cir”.
.out – Archivo generado por PSPICE AD LITE, contiene información sobre la simulación, mensajes de error,
resultados de los análisis de punto de operación, Fourier y función de transferencia.
.sim – Archivo generado por CAPTURE CIS LITE, contiene el perfil de la simulación, i.e., el tipo de análisis y sus
parámetros de ejecución.
.drc – Archivo generado por CAPTURE CIS LITE, contiene el resultado de revisar el esquemático en busca de
errores de conexión eléctrica.
.xrf – Archivo generado por CAPTURE CIS LITE, contiene información sobre los dispositivos utilizados en el
esquemático, tal como, valor, referencia, página en que se utiliza y la librería de donde se obtuvo.
Cadence 3
OrCAD REL. 9.2 LITE

13. cenidet
.bom – Archivo generado por CAPTURE CIS LITE, contiene información sobre el número de dispositivos del
mismo valor y sus referencias.
.mrk – Archivo generado por CAPTURE CIS LITE, contiene información acerca de la posición y tipo de
marcadores de señal utilizadas en el esquemático. Este archivo es utilizado por PSPICE AD LITE.
.olb – Archivo de librería de símbolos para utilizarse en CAPTURE CIS LITE.
.mnl – Archivo generado por CAPTURE CIS LITE, contiene el listado de red el esquemático, i.e., el listado de
conexiones del esquemático para ser utilizado por LAYOUT PLUS.
.dat – Archivo generado por PSPICE AD LITE, contiene el resultado de la simulación en formato binario para ser
desplegado en pantalla como gráfico.
.prb – Archivo generado por PSPICE AD LITE, contiene información sobre la configuración de la representación
gráfica de los resultados. Por omisión, guarda sólo la última configuración usada.
.lib – Archivo de librerías de modelos, estos modelos se pueden generar y editar en PSPICE MODEL EDITOR o
con un editor de textos tipo ASCII. Contiene la descripción de dispositivos contenidos en estructuras
.MODEL — .END y . SUBCKT — .ENDS
.ind - Archivo índice de librerías de modelos.
.stl – Archivo generado por PSPICE STIMULUS EDITOR, contiene las señales de estimulo a ser utilizadas en las
simulaciones.
.max – Archivo generado por LAYOUT PLUS, contiene la información de conexión de componentes, tipos de
encapsulados y “huellas”.
.llb – Archivo de librerías de “huellas” para LAYOUT PLUS.
.tch – Archivo de plantilla para diseño en LAYOUT PLUS, contiene información para diseño en varias capas de
circuitos impresos.
.lis – Archivo generado por LAYOUT PLUS al ejecutar la utilería ECO para la asignación de “huellas” a los
dispositivos.
.err – Archivo de errores generado por LAYOUT PLUS al ejecutar la utilería ECO.
Cadence 4
OrCAD REL. 9.2 LITE

14. cenidet
CAPITULO 2.- CAPTURA DE ESQUEMATICOS
CONFIGURACION Y USO DE CAPTURE CIS LITE
Antes de empezar a utilizar el programa el programa CAPTURE CIS LITE revisaremos algunas de las opciones
de configuración del programa.
MENU OPTIONS – PREFERENCE
Sí se accesa “OPTIONS – PREFERENCE” se abre una ventana que permite modificar los atributos de los colores
de desplegado, cuadrícula, acercamiento, selección, editor de texto y otros.
FT
A
R
D
Fig. 2.- Ventana de configuración de preferencias, opción de modificación de colores e impresión.
OPCION “COLOR/PRINT”
En la ceja “COLOR/PRINT” (ver figura 2) se puede modificar el color de desplegado en pantalla y/o de impresión,
de diversos elementos gráficos y de texto utilizados en CAPTURE CIS LITE. A continuación se hace una breve
descripción de estos elementos.
ALIAS – Corresponde a etiquetas asignadas a nodos de conexión.
BACKGROUND – Es el color de fondo del área de trabajo.
Cadence 5
OrCAD REL. 9.2 LITE

15. cenidet
BOOKMARK – Es una marca que permite tener un acceso rápido a un lugar especifico del diagrama esquemático
que será utilizado frecuentemente.
BUS – Es un conjunto de líneas de conexión representado como una línea gruesa.
CONNECTION SQUARE – Cuadro de conexión.
DISPLAY PROPERTY – Algunos elementos, como por ejemplo PARAM y K, tienen elementos descriptivos
adicionales al nombre y número de parte.
DRC MARKER – Marcador que muestra la localización en el esquemático de los errores encontrados al ejecutar
una revisión de las reglas de diseño (Design Rule Check en inglés).
GRAPHICS – Color de los siguientes elementos gráficos: línea, rectángulo, elipse, arco y polilínea.
GRID – Color de los puntos o líneas de cuadrícula.
HIERARCHICAL BLOCK – Bloque jerárquico que permite utilizar diagramas contenidos en páginas diferentes
del diseño como un subcircuito.
HIERARCHICAL BLOCK NAME – Nombre del bloque jerárquico.
HIERARCHICAL PIN – Terminal del bloque jerárquico.
HIERARCHICAL PORT – Color del puerto de conexión jerárquico.
HIERARCHICAL PORT TEXT – Texto del puerto de conexión jerárquico.
JUNCTION – Unión de dos o más líneas, componentes o buses.
NO CONNECT – Algunos dispositivos requieren que se especifique si no tienen conexión eléctrica, esto es
importante para la ejecución del DRC y del programa LAYOUT.
OFF-PAGE CONNECTOR – Conecta páginas de un mismo diseño.
OFF-PAGE CONNECTOR TEXT – Nombre del conector entre páginas.
PART BODY – Líneas que forman el símbolo de un dispositivo.
PART BODY RECTANGLE – Rectángulo que forma parte del cuerpo de algunos dispositivos.
PART REFERENCE – Referencia del dispositivo, i.e., R1, R2, L5, ...
PART VALUE – Nombre o valor del dispositivo.
PIN – Terminal del dispositivo.
PIN NAME – Nombre de la terminal del dispositivo.
PIN NUMBER – Número de la terminal del dispositivo.
POWER – Conector de alimentación.
Cadence 6
OrCAD REL. 9.2 LITE

16. cenidet
POWER TEXT – Nombre del conector de alimentación.
SELECTION – Objeto seleccionado con el apuntador.
TEXT – Texto agregado al esquemático.
TITLE BLOCK – Bloque que incluye información sobre el esquemático, tal como: nombre del circuito, fecha de
elaboración, nombre del diseñador, etc.
TITLE BLOCK TEXT – Texto del bloque de titulo.
WIRE – Cable de conexión.
Una vez realizados cambios a estos atributos de color, se puede regresar a la configuración original pulsando el
botón “USE DEFAULT” que aparece en la parte inferior izquierda de la ventana.
OPCION “GRID DISPLAY”
En la ceja “GRID DISPLAY”, figura 3, se pueden modificar los siguientes atributos de la cuadrícula:
Fig. 3.- Ventana de configuración de preferencias, opción de configuración de cuadrícula.
SCHEMATIC PAGE GRID (Cuadrícula de la página de esquemático)
VISIBLE – Al seleccionar la opción “DISPLAYED” se habilita la visualización de la cuadrícula.
Cadence 7
OrCAD REL. 9.2 LITE

17. cenidet
GRID STYLE - Selecciona el tipo de cuadrícula a desplegar en el área de trabajo, esta puede ser
de puntos (DOTS) o de líneas (LINES).
POINTER SNAT TO GRID – Hace que el apuntador siempre se mueva de un punto de la
cuadrícula a otro, no permitiéndose quedar en puntos intermedios.
PART AND SIMBOL GRID (Cuadrícula del editor de partes y símbolos)
VISIBLE – Al seleccionar la opción “DISPLAYED” se habilita la visualización de la cuadrícula.
GRID STYLE - Selecciona el tipo de cuadrícula a desplegar en el área de trabajo, esta puede ser
de puntos (DOTS) o de líneas (LINES).
POINTER SNAT TO GRID – Hace que el apuntador siempre se mueva de un punto de la
cuadrícula a otro, no permitiéndose quedar en puntos intermedios.
OPCION “PAN AND ZOOM”
En esta opción se pueden ajustar los factores de acercamiento (ZOOM) y desplazamiento (PAN), se tienen factores
independientes para el editor de esquemáticos y para el de partes y símbolos.
ZOOM FACTOR (Factor de acercamiento) – Representa la cantidad por la cual se multiplica o divide la escala de
acercamiento.
AUTO SCROLL PERCENT (Porcentaje de corrimiento automático) – Representa que tanto se recorre la parte
del esquemático cuando el apuntador (llevando consigo un elemento del esquemático) llega al borde del
área editor.
Fig. 4.- Ventana de configuración de preferencias, opción de corrimiento y acercamiento.
Cadence 8
OrCAD REL. 9.2 LITE

18. cenidet
OPCION “SELECT”
Esta opción permite tanto al editor de esquemáticos como al de partes y símbolos las siguientes acciones:
AREA SELECT (Selección por área) – Especifica si los objetos se seleccionan cuando el área de selección los
intersecta o si solo se seleccionan al estar totalmente contenidos en el área de selección.
MAXIMUN NUMBER OF OBJECTS TO DISPLAY AT HIGH RESOLUTION WHILE DRAGGING
(Número máximo de objetos desplegados en alta resolución mientras se arrastran) – Define el número
máximo de objetos que serán visibles al realizar una operación de arrastrar y dejar. Si el número de
objetos arrastrados es mayor a este límite, solo se verá un rectángulo en lugar de los objetos
seleccionados.
Fig. 5.- Ventana de configuración de preferencias, opción de seleccionar.
OPCION “MISCELLANEOUS”
En esta opción se especifican características de llenado de formas geométricas tanto para el editor de esquemáticos,
el de partes y símbolos, de texto, para la bitácora de la sesión, comunicación entre programas de OrCAD y otras opciones
varias.
FILL STYLE (Estilo de llenado) – Define el patrón de llenado de rectángulos, elipses y polígonos.
LINE STYLE AND WIDTH – (Estilo y ancho de líneas) – Define tanto el tipo como el ancho de las líneas,
polilíneas, rectángulos, elipses y arcos.
COLOR – Define el color de las líneas, rectángulos y elipses.
Cadence 9
OrCAD REL. 9.2 LITE

19. cenidet
SESSION LOG (Bitácora de sesión) – Define el tamaño y tipo de letra de la bitácora de la sesión.
TEXT RENDERING (Representación de texto).
RENDER TRUE TYPE FONT WITH STROKES (Representar tipos de letra TRUE TYPE con
golpes) – Especifica que el texto aparecerá como una serie de líneas, conectadas para
asemejar a los números o letras TRUE TYPE que representan.
FILL TEXT (Llenado de texto) – Especifica que las líneas de texto serán llenadas.
AUTO RECOVERY (Recuperación automática).
ENABLE AUTORECOVERY (Habilita recuperación automática) – Habilita o inhabilita la
recuperación automática.
UPDATE EVERY “N” MINUTES (Actualiza cada “N” minutos) – Define el intervalo en
minutos que CAPURE espera para actualizar archivos temporales con información del
diseño.
INTERTOOL COMMUNICATION (Comunicación entre herramientas).
ENABLE INTERTOOL COMMUNICATION (Habilita comunicación entre herramientas) –
Habilita la comunicación con otros programas de OrCAD, tales como SIMULATE o
LAYOUT.
Fig. 6.- Ventana de configuración de preferencias, opción de misceláneos.
Cadence 10
OrCAD REL. 9.2 LITE

20. cenidet
OPCION “TEXT EDITOR”
Con esta opción se puede modificar la configuración de texto del esquemático y de sintaxis de comandos VHDL
utilizados para la definición de arreglos lógicos programables (PLDs, FPGAs, etc.).
SYNTAX HIGHLIGHTING (Resaltado de sintaxis) – Permite cambiar el color asignado a los comandos de
VHDL, comentarios y cadenas de caracteres.
CURRENT FONT SETTING (Configuración de tipo de letra actual) – Permite seleccionar el tipo de letra,
tamaño, estilo y color del texto utilizado por CAPTURE.
SHOW LINE NUMBERS (Mostrar número de líneas) – Permite numerar las líneas de texto de los archivos de
reporte generados por CAPTURE.
TAB STTING “N” SPACES (Configuración del tabulador en “N” espacios) – Define la distancia entre
tabuladores en número de caracteres.
HIGHLIGHT KEYWORDS, COMMENTS AND QUOTED STRING (Resalta comandos, comentarios y
cadenas de caracteres) – Habilita o inhabilita el resaltado de comandos, comentarios y cadenas de
caracteres en secuencias VHDL.
RESET (Restaurar) – Restablece opciones originales.
Fig. 7.- Ventana de configuración de preferencias, opción de editor de textos.
Cadence 11
OrCAD REL. 9.2 LITE

21. cenidet
MENU OPTIONS – DESIGN TEMPLATE
Sí se accesa “OPTIONS – DESIGN TEMPLATE” se abre una ventana que permite modificar la plantilla de diseño
que define los proyectos de CAPTURE.
Fig. 8.- Ventana de configuración de plantilla de diseño, opción de tipo de letras.
OPCION “FONTS”
En esta opción, ver figura 8, se puede modificar el tipo de letra y sus atributos de los siguientes elementos: alias,
marcadores de libro, texto de borde, bloques jerárquicos, nombre de redes, conectores fuera de página, referencias y valores
de parte, nombre y número de terminales, puertos, texto de alimentaciones, propiedades, textos y texto del bloque de titulo.
OPCION “TITTLE BLOCK”
En esta opción es posible teclear el titulo, nombre y dirección de la organización, número de documento, revisión,
código CAGE (siglas de: Commercial And Goverment Entity, utilizado por los proveedores del gobierno de EUA). Es
posible también, tener diferentes tipos de bloques de titulo en librerías y ser accesados en esta opción (ver figura 9).
OPCION “PAGE SIZE”
En esta opción es posible seleccionar el tamaño de las áreas de trabajo. La opción en pulgadas (INCHES) permite
utilizar áreas de trabajo equivalentes a los tamaños de papel tipo americano (carta, oficio, etc.). La opción en milímetros
(MILLIMETERS) permite utilizar áreas de trabajo equivalentes a los tamaños de papel tipo europeo (A4, A3, etc.). (Ver
figura 10 a y b).
Cadence 12
OrCAD REL. 9.2 LITE

22. cenidet
Fig. 9.- Ventana de configuración de plantilla de diseño, opción de bloque de titulo.
Fig. 10a.- Ventana de configuración de plantilla de diseño, opción de tamaño de hoja en pulgadas.
Cadence 13
OrCAD REL. 9.2 LITE

23. cenidet
Fig. 10b.- Ventana de configuración de plantilla de diseño, opción de tamaño de hoja en milímetros.
OPCION “GRID REFERENCE”
Esta opción permite fijar los parámetros de la cuadrícula de referencia.
COUNT (Cuenta) – Define el número de divisiones de las cuadrículas de referencia.
ALPHABETIC AND NUMERIC (Alfabético y numérico) – Define si las cuadrículas de referencia son de tipo
numérico o alfabético.
ASCENDING AND DESCENDING (Ascendente y descendente) – Define si la asignación de la cuadrícula de
referencia se hace de manera ascendente o descendente.
WIDTH (Ancho) – Espacio tomado en la parte superior del editor de esquemáticos.
BORDER VISIBLE (Borde visible) – Habilita o inhabilita la impresión y/o desplegado del borde del
esquemático.
GRID REFERENCE VISIBLE (Cuadrícula de referencia visible) - Habilita o inhabilita la impresión y/o
desplegado de la cuadrícula de referencia.
TITLE BLOCK VISIBLE (Bloque de titulo visible) - Habilita o inhabilita la impresión y/o desplegado del
bloque de titulo.
ANSI GRID REFERENCE (Cuadrícula de referencia tipo ANSI) – Define si el esquemático utiliza cuadrícula de
referencia tipo ANSI estándar.
Cadence 14
OrCAD REL. 9.2 LITE

24. cenidet
Fig. 11.- Ventana de configuración de plantilla de diseño, opción de cuadrícula de referencia.
OPCION “HIERARCHY”
En esta opción se especifica el uso de partes y bloques jerárquicos “primitivos” y “no-primitivos”.
Fig. 12.- Ventana de configuración de plantilla de diseño, opción de jerarquía.
Cadence 15
OrCAD REL. 9.2 LITE

25. cenidet
OPCION “SDT COMPATIBILITY”
Esta opción permite guardar diseño en formato SDT (utilizado por versiones anteriores de OrCAD).
Fig. 13.- Ventana de configuración de plantilla de diseño, opción de compatibilidad con SDT.
DISEÑO DE ESQUEMATICOS “PLANOS”
Para crear un nuevo proyecto de simulación en PSPICE, se selecciona “FILE – NEW – PROJECT”, con lo cual
aparecerá la siguiente ventana mostrada en la figura 14.
En esta ventana se define el nombre del nuevo proyecto, así como su tipo y localización.
ANALOG OR MIXED A/D (Analógico o Mezcla A/D) – Configura el esquemático para su uso en simulación, al
pulsar el botón de “OK” aparece la ventana de “CREATE PSPICE PROJECT”, ver figura 15, permitiendo
la creación de un proyecto en blanco o basado en un diseño existente.
PC BOARD WIZARD (Mago de Tablero de Circuitos Impresos) – Si el proyecto se enfoca al diseño de un tablero
de circuito impreso, PCB WIZARD ayudará a configurar las librerías del proyecto.
PROGRAMMABLE LOGIC WIZARD (Mago de lógica programable) - Si el proyecto se enfoca al diseño de
dispositivos tipo CPLD o FPGA, PL WIZARD ayudará a configurar las librerías del fabricante que se
seleccione para el diseño.
SCHEMATIC – Configura el esquemático de manera que no sea especifico para tablero de circuito impreso,
CPLDs o FPGAs.
Cadence 16
OrCAD REL. 9.2 LITE

26. cenidet
Fig. 14.- Ventana de creación de un nuevo proyecto de simulación.
Al seleccionar ANALOG OR MIXED A/D como tipo de esquemático y una vez dado el nombre del proyecto
aparece la ventana “CREATE PSPICE PROJECT”, tal como se muestra en la figura 15.
Fig. 15.- Ventana de creación de proyectos tipo PSPICE.
En esta ventana aparecen dos opciones:
CREATE BASED UPON AN EXISTING PROJECT (Crear basado en un proyecto existente) – Esta opción
utiliza un proyecto existente (.OPJ) como punto inicial del proyecto de simulación.
CREATE A BLANK PROJECT (Crear un proyecto en blanco) – Con esta opción se crea un nuevo proyecto
capaz de ser simulado en PSPICE.
Cadence 17
OrCAD REL. 9.2 LITE

27. cenidet
CREAR UN DISEÑO PLANO
Para ejemplificar el proceso de creación y edición de un diseño plano se utilizará un circuito rectificador
monofásico.
Usando el comando “FILE – NEW – PROJECT” crearemos el proyecto “ejemplo01” de tipo “ANALOG OR
MIXED A/D” en el directorio “C:PspiceCurso”.
A continuación seleccionaremos “CREATE A BLANK PROJECT” en la ventana “CREATE PSPICE PROJECT”,
con lo que aparecerá la siguiente ventana:
Fig. 16 Ventana de edición de esquemático.
Para completar la captura del circuito esquemático es necesario completar cuatro etapas:
1) Encontrar los dispositivos requeridos (resistencias, diodos, etc.) en las librerías de partes, y colocarlos en el área
de trabajo.
2) Usar el comando “WIRE” del menú “PLACE” o pulsar “W” para conectar los dispositivos entre sí.
3) Especificar los parámetros necesarios en los dispositivos, como son valor de resistencia, amplitud de la fuente de
alimentación, etc.
4)Generación de listado de red.
Es recomendable guardar el avance de su diseño varias veces a lo largo de la edición del esquemático, para esto
utilice el comando “SAVE” del menú “FILE”, o “CTRL S”, o el botón de “SAVE DOCUMENT”.
Cadence 18
OrCAD REL. 9.2 LITE

28. cenidet
ETAPA 1: COLOCAR LOS DISPOSITIVOS EN EL AREA DE TRABAJO
Para buscar dispositivos en las librerías de símbolos se utiliza el comando “PART” del menú “PLACE” o se pulsa
“P” para abrir la ventana “PLACE PART”.
Fig. 17.- Ventana de búsqueda y selección de partes.
En esta ventana se tienen las siguientes opciones:
PART (Parte) – Permite introducir el nombre del dispositivo de manera total o parcial para hacer una búsqueda en
las librerías instaladas.
PART LIST (Lista de partes) – En el recuadro aparece el listado de dispositivos disponibles en la(s) librería(s)
seleccionada(s).
LIBRARIES (Librerías) – Listado de librerías disponibles en el diseño.
GRAPHIC (Gráficos) – Selecciona entre vista normal y convertida. Algunos dispositivos tienen una vista
convertida que puede usarse para cosas como un equivalente de DeMorgan.
PACKING (Encapsulado)
PARTS PER PKG (Partes por encapsulado) – Despliega el número de partes por encapsulado.
PART (Parte) – Selecciona la parte del encapsulado a ser colocada en el esquemático.
TYPE (Tipo) – Un encapsulado puede ser homogéneo o heterogéneo.
Cadence 19
OrCAD REL. 9.2 LITE

29. cenidet
Para nuestro ejemplo utilizaremos el diodo D1N4002 que se encuentra en la librería EVAL, para esto teclearemos
D1 en el campo “PART”, de manera que en el campo “PART LIST” aparecerá resaltado D1N4002/EVAL, tal como se
muestra en la figura 18, y pulsamos el botón de “OK”.
Fig. 18.- Selección del diodo D1N4002
Esta acción ocasionará que el símbolo del D1N4002 aparezca en el área de trabajo unida a la flecha del apuntador.
Es necesario ahora girar el símbolo para orientar su cátodo hacia arriba y colocarlo en el área de trabajo.
Dado que en muchas ocasiones, los símbolos de los dispositivos no aparecen en la orientación que se requiere
CAPTURE cuenta con dos comandos para cambiar su orientación dentro del menú “EDIT”: “MIRROR” y “ROTATE”.
El comando “MIRROR” permite cambiar el símbolo en dirección del eje X o del eje Y o de ambos de manera que el
símbolo cambiado parece una imagen de espejo del original.
El comando “ROTATE” o “CTRL R” permite girar el símbolo 90° en sentido contrario a las manecillas del reloj.
Fig. 19.- Menú “EDIT”, comandos “MIRROR” y “ROTATE”.
Cadence 20
OrCAD REL. 9.2 LITE

30. cenidet
Usando “CTRL R” orientamos al diodo con el cátodo hacia arriba, para dejar el símbolo en el área de trabajo
presionamos el botón izquierdo del mouse, apareciendo una copia del símbolo unida al apuntador. Continúe este
procedimiento hasta colocar los cuatro diodos en el área de trabajo.
Fig. 20.- Diodos del puente rectificador colocados en el área de trabajo.
Para dejar de colocar este símbolo en el área de trabajo pulse el botón derecho del mouse o la tecla “Escape”.
Agregamos inductores (L/ANALOG) a la entrada y salida del rectificador, un capacitor (C/ANALOG), una
resistencia (R/ANALOG) y una fuente de voltaje senoidal (VSIN/SOURCE), tal como se muestra en la figura 21.
Para agregar la librería “SOURCE” a la lista de librerías disponibles, se pulsa el botón “ADD LIBRARY” (de la
ventana “PLACE PART”), con lo cual aparece la ventana “BROWSE FILE” mostrando las librerías disponibles en la carpeta
“Pspice”, se selecciona con el apuntador la librería “source” y se pulsa el botón “ABRIR” o el de “OPEN” (Ver figura 22).
Para la simulación es importante tener un nodo de referencia o de “tierra”. Este nodo se obtiene del menú
“PLACE” con el comando “GROUND” o con “G” y seleccionando el símbolo “0/SOURCE” (Ver figura 23).
Coloque el símbolo de tierra en la parte inferior de la fuente de voltaje senoidal de la misma manera que lo hizo con
los otros dispositivos.
Cadence 21
OrCAD REL. 9.2 LITE

31. cenidet
Fig. 21.- Diagrama del rectificador con todos los dispositivos en el área de trabajo.
Fig. 22.- Ventana de selección de nuevas librerías de símbolos.
Cadence 22
OrCAD REL. 9.2 LITE

32. cenidet
Fig. 23.- Símbolo de tierra para simulación.
ETAPA 2: CONECTAR LOS DISPOSITIVOS
Una vez que todos los componentes están colocados en el área de trabajo, es necesario hacer conexiones.
Utilizando “W”, o seleccionando del menú “PLACE” el comando “WIRE”, selecciona la herramienta de alambrado
cambiando el cursor de forma a una “+”.
Fig. 24.- Circuito totalmente alambrado.
Cadence 23
OrCAD REL. 9.2 LITE

33. cenidet
Para trazar una conexión se coloca el cursor en una de las terminales a unir y se pulsa el botón izquierdo del mouse,
con esto se iniciará el trazo de la conexión, para terminar la conexión posicione el cursor en la terminal a conectar y pulse
nuevamente el botón izquierdo del mouse.
Continúe hasta que todas las terminales del circuito estén conectadas, tal como se muestra en la figura 24.
Cuando las líneas de conexión terminan en otra línea de conexión, en la unión aparece un punto, este punto es
llamado unión (“junction” en inglés) y genera un nodo en el circuito.
Para borrar dispositivos o conexiones, cuando el apuntador tiene forma de flecha, pulse el botón izquierdo del
mouse, el elemento seleccionado cambiará de color, después pulse la tecla “Suprimir” o “Del” o utilice el menú “EDIT” con
el comando “DELETE”.
ETAPA 3: ESPECIFICACION DE PARAMETROS DE LOS DISPOSITIVOS.
Algunos dispositivos, como las fuentes de voltaje y corriente, tienen varios parámetros que deben fijarse antes de
que el circuito pueda simularse. Otros, como las resistencias e inductores, requieren que sus valores sean diferentes a los
mostrados por omisión.
Para nuestro ejemplo los valores de los dispositivos usados para simular el circuito son:
L1 de 1mH
L2 de 1mH
R1 de 20 W
C1 de 1000 m f
VSIN de 50 Vp, 60 Hz
En CAPTURE se tienen dos formas de cambiar estos parámetros:
1.- Seleccionando el dispositivo cuyos parámetros se quiere seleccionar se utiliza el comando “PROPERTIES” del
menú “EDIT”, o se pulsa “CTRL E”, o se pulsa dos veces el cursor sobre el dispositivo.
Al hacer esto por ejemplo, con el capacitor C1 se abre la ventana mostrada en la figura 25.
De entre este grupo de propiedades buscamos la llamada “VALUE”, posicionando el apuntador en el recuadro
donde aparece “1n” y pulsando el botón izquierdo del mouse se tiene acceso a modificar el valor del
capacitor.
Una vez hecha la modificación, pulsar el botón de cierre de ventana mostrado en la figura 25c.
2.- La segunda forma es más sencilla y directa, pulse dos veces el botón izquierdo del mouse sobre el valor de
capacitancia de 1nF para abrir la ventana “DISPLAY PROPERTIES”(Ver figura 26). Ahora simplemente
cambie el valor original de 1nF por el valor deseado de 1000 uF y presione el botón de “OK”.
Continúe con cualquiera de estos procedimientos y cambie los valores de inductancias y de resistencia del circuito.
Para la fuente de voltaje senoidal ser requiere modificar tres parámetros:
VOFF – Nivel de corrimiento (“offset” en inglés) del voltaje senoidal, fíjelo en cero.
VAMPL – Amplitud del voltaje senoidal, fíjelo en 50 para este ejemplo.
Cadence 24
OrCAD REL. 9.2 LITE

34. cenidet
Fig. 25.- Ventana de edición de propiedades y parámetros.
Fig. 26.- Ventana de edición de propiedad de desplegado.
Cadence 25
OrCAD REL. 9.2 LITE

35. cenidet
FREQ – Frecuencia del voltaje senoidal en Hertz, fíjelo en 60 para este ejemplo.
Fig. 27.- Circuito rectificador de onda completa terminado.
Existen otros cinco parámetros de la fuente de voltaje senoidal que son accesibles usando el comando “CTRL E”:
DC – Valor requerido para análisis de CD.
AC – Valor requerido para análisis de CA.
TD – Tiempo de retardo antes de que la fuente se torne activa.
DF – Factor de amortiguamiento de la fuente de voltaje.
PHASE – Angulo de fase del voltaje senoidal.
ETAPA 4: GENERACION DE LISTADO DE RED.
Para crear el listado de red de los circuitos creados en CAPTURE desde la ventana del esquemático se utiliza el
comando “CREATE NETLIST” del menú “PSPICE”.
En caso de tener errores de conexión estos
El listado de red puede verse utilizando el comando “VIEW NETLIST” del menú “PSPICE”. La figura 28 muestra
el listado de red de nuestro ejemplo.
Cadence 26
OrCAD REL. 9.2 LITE

36. cenidet
Fig. 28.- Listado de red para el circuito rectificador de onda completa.
El proceso de creación de red realiza también una revisión de las conexiones del circuito (DRC siglas en inglés de
“Design Rule Check”) en base a una matriz de errores (ERC siglas en inglés de “Error Rule Check”) y en caso de existir
errores despliega una ventana de aviso (figura 30) y marca en el esquemático su ubicación. Tomemos por ejemplo el circuito
de la figura 29.
Fig. 29.- Circuito con una terminal sin conectar.
Cadence 27
OrCAD REL. 9.2 LITE

37. cenidet
Si a este circuito se le ejecuta el comando “CREATE NETLIST” aparecerá el siguiente mensaje:
Fig. 30.- Mensaje de error al crear listado de red.
El listado de errores aparece en la ventana de la bitácora de sesión, la cual se accesa por medio del menú
“WINDOW” en la opción “1 SESSION LOG”. Para nuestro ejemplo, la bitácora dirá que se tiene una terminal no conectada o
flotante.
Fig. 31.- Bitácora de sesión con el mensaje de error generado al crear el listado de red del circuito de ejemplo.
Regresando al esquemático utilizando “WINDOW – 3/- (SCHEMATIC:PAGE1)” se verá un “O” marcando el
punto de error. Si se pulsa dos veces el botón izquierdo del mouse con el apuntador sobre el marcador de error aparecerá la
descripción del error.
Fig. 32.- Marcador de error.
Cadence 28
OrCAD REL. 9.2 LITE

38. cenidet
Fig. 33.- Descripción del error de conexión.
Es decir que no es necesario revisar la bitácora de sesión para obtener una descripción de los errores de conexión
existentes en el esquemático.
CREAR UN DISEÑO “JERARQUICO”
Para ejemplificar el proceso de creación y edición de un diseño jerárquico, utilizaremos de nueva cuenta un circuito
rectificador de onda completa.
Crearemos un proyecto en blanco llamado “ejemplo02” de la misma forma que se hizo para el diseño plano. Para
completar la captura del diseño jerárquico es necesario completar las siguientes etapas:
1)Crear un bloque jerárquico en el área de trabajo principal.
2)Crear las terminales de conexión del bloque jerárquico.
3)Editar la vista del bloque jerárquico.
4)Editar el resto del esquemático en el nivel superior.
5)Crear el listado de red.
De manera opcional se puede:
6) Generar vistas adicionales del bloque jerárquico.
ETAPA 1: CREAR BLOQUE JERARQUICO
Para crear un bloque jerárquico se utiliza el comando “HIERARCHICAL BLOCK” del menú “PLACE” o el botón
de “PLACE HIERARCHICAL BLOCK” disponible en una de las barras laterales del área de trabajo (Ver figura 34).
Al activar el comando aparece la ventana mostrada en la figura 35.
La ventana presenta las siguientes opciones:
REFERENCE – Especifica el nombre del bloque jerárquico.
PRIMITIVE – Parte o bloque jerárquico sin jerarquías menores
DEFAULT – Indica que el bloque jerárquico utiliza los valores por omisión de CAPTURE.
YES – Indica que el bloque jerárquico es de tipo “PRIMITIVE”.
NO – Indica que el bloque jerárquico es de tipo “NON PRIMITIVE”.
Cadence 29
OrCAD REL. 9.2 LITE

39. cenidet
Fig. 34.- Menú y botón de creación de bloques jerárquicos.
Fig. 35.- Ventana de configuración de bloques jerárquicos.
Cadence 30
OrCAD REL. 9.2 LITE

40. cenidet
IMPLEMENTATION
IMPLEMENTATION TYPE
SCHEMATIC VIEW – Indica que la implementación del bloque jerárquico se
encuentra en una carpeta de esquemáticos.
VHDL – Indica que la implementación del bloque jerárquico es una entidad tipo
VHDL.
EDIF - Indica que la implementación del bloque jerárquico es un listado de red de tipo
EDIF.
PROJECT - Indica que la implementación del bloque jerárquico está en un proyecto de
lógica programable de CAPTURE.
PSPICE MODEL - Indica que la implementación del bloque jerárquico es un archivo
que contiene un modelo de PSPICE.
PSPICE STIMULUS - Indica que la implementación del bloque jerárquico es un
archivo de estimulo de PSPICE:
IMPLEMENTATION NAME – Especifica el nombre del esquemático, entrada VHDL, listado
de red o proyecto del bloque jerárquico.
PATH AND FILENAME – Especifica el camino de búsqueda donde se encuentra el archivo de
implementación del bloque jerárquico.
USER PROPETIES – Despliega la ventana de propiedades del usuario y permite modificar las propiedades de
desplegado de parámetros del bloque jerárquico.
Fig. 36.- Ventana de edición de propiedades.
Cadence 31
OrCAD REL. 9.2 LITE

41. cenidet
Las propiedades disponibles del bloque jerárquico son:
IMPLEMENTATION PATH
IMPLEMENTATION TYPE
IMPLEMENTATION
REFERENCE
Se pude modificar tanto la propiedad como sus características de desplegado en pantalla.
Para nuestro ejemplo:
1.- Escribir “rect01” en el campo “REFERENCE”.
2.- Seleccionar “SCHEMATIC VIEW” en el campo “IMPLEMENTATION TYPE”.
3.- Escribir “rect_a” en el campo “IMPLEMENTATION NAME”.
Fig. 37.- Ventana de creación de bloques jerárquicos.
4.- Pulsar el botón “USER PROPERTIES”.
5.- Seleccionar “IMPLEMENTATION”.
6.- Pulsar el botón “DISPLAY”.
7.- Seleccionar “NAME AND VALUE”
Cadence 32
OrCAD REL. 9.2 LITE

42. cenidet
Fig. 38.- Selección de parámetros a desplegar en pantalla.
8.- Pulsar el botón “OK”.
9.- Pulsar el botón “OK”.
10.- Pulsar el botón “OK”.
Al cerrar las ventanas aparece en el área de trabajo el apuntador con la forma de “+”, presionando el botón
izquierdo del mouse formamos un cuadro como el mostrado en la figura 39.
Fig. 39.- Cuadro del bloque jerárquico.
Cadence 33
OrCAD REL. 9.2 LITE

43. cenidet
ETAPA 2: CREAR LAS TERMINALES DE CONEXIÓN DEL BLOQUE JERARQUICO
Para poder utilizar el bloque jerárquico como un dispositivo en el esquemático es necesario dotarlo con terminales
de conexión.
Para crear las terminales del bloque jerárquico se selecciona el bloque, se utiliza el comando “HIERARCHICAL
Fig. 40.- Creación de terminales de bloque jerárquico.
PIN” del menú “PLACE” o el botón de “PLACE HIERARCHICAL PIN” disponible en el área de trabajo.
Fig. 41.- Ventana de configuración de las terminales del bloque jerárquico.
Al activar el comando aparece la ventana mostrada en la figura 41.
La ventana presenta las siguientes opciones:
NAME – Especifica el nombre de la terminal.
TYPE – Selecciona el tipo de terminal de entre una lista de opciones.
Cadence 34
OrCAD REL. 9.2 LITE

44. cenidet
3 STATE – Terminal de tercer estado. Por ejemplo, el 74LS373 tiene terminales de tercer
estado.
BIDIRECTIONAL – Una terminal bidireccional puede ser tanto una entrada como una salida.
Por ejemplo, la terminal 2 del 74LS245 es de tipo bidireccional.
INPUT – Es una terminal donde se aplica una señal. Por ejemplo, las terminales 1 y 2 del
74LS00.
OPEN COLLECTOR – Una compuerta con salida de colector abierto no incluye la resistencia
de colector a Vcc. Se usa esta salida para implementar conexiones “O alambradas”
entre los colectores de varias compuertas y utilizar una única resistencia de colector.
OPEN EMITER – Una compuerta con salida de emisor abierto no incluye la resistencia de
emisor a tierra. La lógica ECL utiliza este tipo de salida.
OUTPUT – Terminal por la cual la parte aplica una señal. Por ejemplo, la terminal 3 del
74LS00.
PASSIVE – Una terminal pasiva está conectada generalmente a un dispositivo pasivo. Un
dispositivo pasivo no tiene fuente de energía.
POWER – Una terminal de alimentación está conectada o a una fuente de voltaje o a tierra.
WIDTH – Especifica si la terminal se conecta a una alambre de conexión o a un bus de conexiones.
Para nuestro ejemplo utilizaremos los siguientes nombres de terminales:
Fig. 42.- Bloque jerárquico con sus terminales de conexión.
Cadence 35
OrCAD REL. 9.2 LITE

45. cenidet
IN+, IN-, OUT+, OUT-, con terminales de tipo pasivo, para facilitar el proceso, presione la tecla “ESCAPE”
después de crear cada una de las terminales y vuelva a pulsar el botón “PLACE HIERARCHICAL PIN”. Esto permite
cambiar el nombre para las nuevas terminales.
ETAPA 3: EDITAR IMPLEMENTACION DEL BLOQUE JERARQUICO
Para entrar a editar la implementación del bloque jerárquico:
1.- Se selecciona el bloque,
2.- Después se ejecuta el comando “DESCEND HIERARCHY” del menú “VIEW”, o se pulsa “SHIFT D”, o se
selecciona “DESCEND HIERARCHY” del menú que aparece al presionar el botón derecho del mouse.
Fig. 43.- Comando para descender en el orden jerárquico del bloque.
La primera vez que se edita la implementación del bloque jerárquico aparece la siguiente ventana:
Fig. 44.- Ventana de creación de página esquemática para la implementación del bloque jerárquico.
Esta opción es para dar nombre a la hoja esquemática donde se guardará el circuito que compone al bloque
jerárquico. Después de asignar un nuevo nombre, o de aceptar el que aparece por omisión, pulse el botón “OK”, al hacer esto
aparecerá una nueva área de trabajo de esquemático con los símbolos de los puertos de conexión que estarán enlazados con
las terminales de conexión que se definieron para el bloque jerárquico.
Cadence 36
OrCAD REL. 9.2 LITE

46. cenidet
Fig. 45.- Area de trabajo del esquemático de implementación del bloque jerárquico.
3.- Procederemos a colocar los diodos D1N4002 y realizar las conexiones para obtener el circuito mostrado en la
figura 46, de acuerdo al procedimiento mostrado en la etapa 2 de creación de diseños planos.
Fig. 46.- Implementación del bloque jerárquico con todas sus conexiones.
Cadence 37
OrCAD REL. 9.2 LITE

47. cenidet
4.- Para regresar al nivel superior del bloque jerárquico se utiliza el comando “ASCEND HIERARCHY” del menú
“VIEW”, o se pulsa “SHIFT A”, o se selecciona “ASCEND HIERARCHY” del menú que aparece al
presionar el botón derecho del mouse.
Fig. 47.- Comando para ascender en el orden jerárquico del bloque.
ETAPA 4: EDITAR EL RESTO DEL CIRCUITO EQUEMATICO EN EL NIVEL SUPERIOR
DEL BLOQUE JERARQUICO
Conecte el circuito de la figura 48 utilizando los pasos descritos en las etapas 1, 2, y 3 usados para la creación de
diseños planos, y guarde el esquemático usando “CTRL S”.
Fig. 48.- Circuito esquemático del nivel superior del bloque jerárquico completo.
Cadence 38
OrCAD REL. 9.2 LITE

48. cenidet
ETAPA 5: CREAR LISTADO DE RED
Esta etapa es idéntica a la etapa 4 del diseño plano, la figura 49 muestra el listado de red del diseño jerárquico del
“ejemplo02”.
Fig. 49.- Listado de red del circuito incluyendo el bloque jerárquico.
Como se mencionó anteriormente, una sexta etapa es necesaria cuando se quieren varias implementaciones para un
mismo bloque jerárquico. A continuación se describe el procedimiento para crear nuevas implementaciones y crear listados
de red con las diferentes implementaciones de un bloque jerárquico.
ETAPA 6: CREAR NUEVAS IMPLEMENTACIONES PARA UN BLOQUE JERARQUICO
Para crear una nueva implementación para un bloque jerárquico se siguen los siguientes pasos:
1.- Se cambia el nombre asignado a la propiedad “IMPLEMENTATION” del bloque jerárquico. Para hacer esto,
con el apuntador posicionado sobre “IMPLEMENTATION = rect_a” pulsamos dos veces el botón
izquierdo del mouse. Con esto se abre la ventana “DISPLAY PROPERTIES” y podemos modificar el
campo “VALUE” que define el nombre de la implementación. Para nuestro ejemplo, teclee “ABM” en
lugar de “rect_a” en el campo “VALUE” y después pulse el botón “OK”.
Fig. 50.- Ventana de edición de atributos de desplegado.
2.- Se repiten los pasos 1 y 2 de la etapa 3.
Cadence 39
OrCAD REL. 9.2 LITE

49. cenidet
3.- Procedemos a colocar la fuente de voltaje controlada por voltaje “EVALUE/ABM”, tal como se muestra en la
figura 51.
Fig. 51.- Implementación del bloque jerárquico con elementos ABM.
Para obtener entre las terminales OUT+ y OUT- el equivalente de un rectificador de onda completa, se debe
cambiar el atributo “V(%IN+,%IN-)” por “abs(V(%IN+,%IN-))”
Para realizar este cambio con el apuntador posicionado sobre el atributo “V(%IN+,%IN-)” pulsamos dos veces el
botón izquierdo del mouse, para tener acceso al campo “VALUE” de la ventana “DISPLAY
PROPERTIES” y poder realizar el cambio. La función “abs()” realiza la función matemática valor
absoluto.
4.- Repetimos el paso 4 de la etapa 3.
5.- Repetimos la etapa 5. La figura 52 muestra el listado de red del circuito rectificador con la implementación
“ABM” del bloque jerárquico.
Fig. 52.- Listado de red del circuito rectificador con la implementación “ABM” del bloque jerárquico.
Cadence 40
OrCAD REL. 9.2 LITE

50. cenidet
CAPITULO 3.- MODELOS, LIBRERIAS Y SIMBOLOS
CREAR Y MODIFICAR MODELOS DE PSPICE CON CAPTURE
Existen cuatro formas para crear nuevos modelos para simulación en “PSPICE”:
1) Usando el programa PSPICE MODEL EDITOR (limitado a diodos en la versión LITE),
2) Modificando un modelo existente y dándole un nuevo nombre, y
3) En base a una parte tipo “BREAKOUT” y creando un nuevo modelo.
4) En base a diagramas esquemáticos convertidos a definiciones .SUBCKT
PSPICE MODEL EDITOR
El programa PSPICE MODEL EDITOR permite hacer la extracción de parámetros para modelos de PSPICE en
base a curvas características obtenidas de las hojas de datos del dispositivo a modelar. La versión incluida en OrCAD Rel.
9.2 LITE solo permite obtener el modelo de diodos.
FT
Para crear un nuevo modelo de diodo se siguen los siguientes pasos:
1) Utilizar el comando “NEW” del menú “FILE”, o “CTRL N”, o el botón de “CREATE NEW LIBRARY” que
A
se encuentra en la barra de herramientas.
R
D
Fig. 53.- Comando de creación de nuevas librerías.
2) Utilizar el comando “NEW” del menú “MODEL”, o el botón de “NEW MODEL” que se encuentra en la barra
de herramientas.
Fig. 54.- Comando de creación de un nuevo modelo de diodo.
Cadence 41
OrCAD REL. 9.2 LITE

51. cenidet
Con lo cual aparecerá una ventana que nos permite nombrar el modelo a desarrollar, para ejemplificar el
procedimiento, escribiremos “HFA15TB60” en el campo “MODEL” y presionaremos el botón “OK”.
Fig. 55.- Ventana para nombrar el nuevo modelo a desarrollar.
La pantalla que aparece a continuación tiene tres secciones:
1) AREA DE LISTADO DE MODELOS.- En esta área aparece el nombre de todos los modelos contenidos en la
librería de modelos utilizada por PSPICE MODEL EDITOR.
2) AREA DE ENTRADA DE PARAMETROS DEL DISPOSITIVO.- Esta es el área de trabajo principal,
donde en base de valores obtenidos de las hojas de datos se generan las curvas de:
a) Corriente directa contra Voltaje directo,
b) Capacitancia de unión contra Voltaje inverso,
c) Corriente de fuga inversa contra Voltaje inverso,
d) Voltaje de ruptura inverso contra Corriente de ruptura inversa, y
e) Curva de recuperación inversa de corriente.
3) AREA DE PARAMETROS DEL MODELO PSPICE.- En esta área se muestra el valor de los parámetros del
modelo PSPICE obtenidos a partir de las curvas generadas en el área de entrada de parámetros del
dispositivo.
Para generar las curvas del “HFA15TB60” utilizaremos las hojas de datos proporcionadas por el fabricante
INTERNATIONAL RECTIFIER. Las hojas de datos completas se encuentran en el anexo A.
Cadence 42
OrCAD REL. 9.2 LITE

52. cenidet
Fig. 56.- Areas del PSPICE MODEL EDITOR.
GENERACION DE LA CURVA CORRIENTE DIRECTA VS. VOLTAJE DIRECTO
Para generar esta curva, utilizaremos la curva de la figura 1 de las hojas de datos del HFA15TB60 (mostrada en la
figura 57). De esta figura se obtienen los siguientes pares de datos mostrados en la tabla I.
Fig. 57.- Curva Ifwd Vs Vfwd del HFA15TB60.
Cadence 43
OrCAD REL. 9.2 LITE

53. cenidet
Tabla I.- Voltaje y corriente directa del HFA15TB60
Vfwd Ifwd
1.13 1
1.34 3
1.60 10
1.80 18
2.00 29
2.20 40
2.40 53
Aunque los datos están referidos a una temperatura diferente de la utilizada como referencia por PSPICE
MODEL EDITOR, dado que la diferencia es de solo 2 °C, se considerará como despreciable.
Los datos de la tabla I, se introducen en los campos disponibles en el área de entrada de parámetros y se ejecuta el
comando “EXTRACT PARAMETERS” del menú “TOOLS”.
La figura 58 nos muestra que la curva generada por el programa se ajusta a los datos de la tabla.
Fig. 58.- Curva corriente directa vs. voltaje directo.
Cadence 44
OrCAD REL. 9.2 LITE

54. cenidet
En la ventana de parámetros del modelo PSPICE se nota un cambio en los valores del modelo.
Fig.- 59.- Ventana de parámetros del modelo PSPICE.
Para cambiar los valores de los ejes X y Y, se utiliza el comando “AXIS SETTINGS” del menú “PLOT”.
GENERACION DE LA CURVA DE CAPACITANCIA DE UNION VS VOLTAJE
INVERSO
Esta curva se genera utilizando la curva de la figura 3 de las hojas de datos del dispositivo (ver figura 60). Los datos
obtenidos se muestran en la tabla II.
Fig. 60.- Curva Cj Vs Vrev del HFA15TB60
Tabla II.- Capacitancia de unión del HFA15TB60
Vrev Cj
50 43pf
100 33pf
600 18pf
Cadence 45
OrCAD REL. 9.2 LITE

55. cenidet
Los datos de la tabla II se introducen en los campos disponibles y ejecutamos el comando “EXTRACT
PARAMETERS” del menú “TOOLS”.
La figura 61 muestra la curva generada con los datos de la tabla II. A la gráfica original se le cambiaron los valores
de los ejes X y Y para semejarlas a las de la figura 60.
Fig. 61.- Curva Cj Vs Vrev obtenida.
La figura 62 muestra los parámetros del modelo de PSPICE después de extraer los parámetros de la curva Cj vs.
Vrev.
Fig. 62.- Parámetros del modelo de PSPICE.
Cadence 46
OrCAD REL. 9.2 LITE

56. cenidet
GENERACION DE LA CURVA CORRIENTE INVERSA VS VOLTAJE INVERSO
Esta curva se genera con los datos obtenidos de la curva de la figura 2 de la hoja de datos (ver figura 63). Los datos
obtenidos se muestran en la tabla III.
Fig. 63.- Curva Irev Vs Vrev del HFA15TB60.
Tabla III.- Voltaje y corriente inversa del HFA15TB60.
Vrev Irev
100 0.1u
200 0.19u
300 0.2u
400 0.3u
500 0.4u
600 0.8u
Los datos de la tabla III se introducen en los campos disponibles y ejecutamos el comando “EXTRACT
PARAMETERS” del menú “TOOLS”.
La figura 64 muestra la curva generada en base a estos datos. De nueva cuenta, los limites de los ejes X y Y se
modifican para semejarse a los de la figura 63.
La figura 64 muestra los parámetros del modelo de PSPICE después de extraer los parámetros de la curva Irev vs.
Vrev.
Cadence 47
OrCAD REL. 9.2 LITE

57. cenidet
Fig. 64.- Curva Irev Vs Vrev obtenida.
GENERACION DE LA CURVA DE VOLTAJE DE RUPTURA INVERSO
Solo es valida esta curva cuando se está modelando diodos zener o avalancha. Los valores de Vz, Iz y Zz
corresponden al voltaje, corriente e impedancia en el punto de ruptura.
Fig. 66.- Curva de voltaje de ruptura.
Cadence 48
OrCAD REL. 9.2 LITE

58. cenidet
GENERACION DE LA CURVA DE CORRIENTE DE RECUPERACION INVERSA
De la sección “DYNAMIC RECOVERY CHARACTERISTICS” de las hojas de datos, obtenemos el valor de
trr de 19 ns, para Ifwd e Irev utilizaremos el valor de IRRM1 de 4 A, supondremos Rl = VR/IRRM1 = 200V/4A = 50 W .
Fig. 67.- Sección “DYNAMIC RECOVERY CHARACTERISTICS” de las hojas de datos del HFA15TB60.
Con estos datos se obtiene la curva de la figura 68. La figura 69 muestra los parámetros del modelo PSPICE.
Fig. 68.- Curva de corriente recuperación inversa.
Cadence 49
OrCAD REL. 9.2 LITE

59. cenidet
Fig. 69.- Parámetros del modelo PSPICE.
Para ver el modelo de PSPICE generado con las curvas, ejecutamos el comando “MODEL TEXT” del menú
“VIEW”.
La figura 70 muestra el listado completo del modelo, las primeras tres secciones muestran los parámetros
utilizados por PSPICE MODEL EDITOR para genera el modelo, el modelo en sí se encuentra en la última sección del
listado.
*BeginSpec
*IF: (1.1300,1) (1.3400,3) (1.6000,10) (1.8000,18) (2,29) (2.2000,40) (2.4000,53)
*JC: (50,43.000E-12) (100,33.000E-12) (600,18.000E-12)
*RL: (0,15.000E-9) (100,100.00E-9) (200,190.00E-9) (300,200.00E-9) (400,300.00E-9) (500,400.00E-9)
(600,800.00E-9)
*RB: Vz=0 Iz=0 Zz=0
*RR: Trr=19.000E-9 Ifwd=4 Irev=4 Rl=50
*EndSpec
*BeginTrace
*IF: 1,0,1,2.4000,1,3,0,0,-1 (27)
*JC: 0,1,50,600,1,3,0,0,-1 (27) *RL: 0,0,0,600,1,3,0,0,-1 (27)
*RB: 0,1,100.00E-6,1,1,3,0,0,-1 (27)
*RR: 0,0,-5.0000E-9,70.000E-9,1,3,0,0,-1 (27)
*EndTrace
*BeginParam
*IS=25.873E-6 (10.000E-21,.1,0)
*N=3.0126 (.2,5,0)
*RS=12.443E-3 (1.0000E-6,100,0)
*IKF=21.516E-3 (0,1.0000E3,0)
*XTI=3 (-100,100,0)
*EG=1.1100 (.1,5.5100,0)
Fig. 70.- Listado del modelo de PSPICE.
Cadence 50
OrCAD REL. 9.2 LITE

60. cenidet
*CJO=239.37E-12 (10.000E-21,1.0000E-3,0)
*M=.35452 (.1,10,0)
*VJ=.3905 (.3905,10,0)
*FC=.5 (1.0000E-3,10,0)
*ISR=10.010E-21 (10.000E-21,.1,0)
*NR=4.9950 (.5,5,0)
*BV=100 (.1,1.0000E6,0)
*IBV=100.00E-6 (1.0000E-9,10,0)
*TT=27.411E-9 (100.00E-18,1.0000E-3,0)
*EndParam
*DEVICE=HFA15TB60,D
* HFA15TB60 D model
* created using Model Editor release 9.2 on 09/10/01 at 20:17
* The Model Editor is a PSpice product.
.MODEL HFA15TB60 D
+ IS=25.873E-6
+ N=3.0126
+ RS=12.443E-3
+ IKF=21.516E-3
+ CJO=239.37E-12
+ M=.35452
+ VJ=.3905
+ ISR=10.010E-21
+ NR=4.9950
+ BV=100
+ IBV=100.00E-6
+ TT=27.411E-9
Fig. 70.- Continuación del listado del modelo de PSPICE.
Para guardar nuestro modelo ejecutamos el comando “SAVE” del menú “FILE”, y escribimos “ejemplo03” en el
campo “NAME”.
Fig. 71.- Ventana para guardar el modelo desarrollado.
Cadence 51
OrCAD REL. 9.2 LITE

61. cenidet
Para agregar nuevos modelos a librerías ya existentes se sigue el siguiente procedimiento:
1) Ejecutar el comando “OPEN” del menú “FILE”, o presionar “CTRL O”, o el botón “OPEN LIBRARY”.
2) Repetir los pasos b y c descritos anteriormente.
MODIFICAR UN MODELO EXISTENTE EN CAPTURE
MODELADO DE DISPOSITIVOS
Los modelos de los dispositivos son la forma que tiene PSPICE de recabar características de operación de un
circuito o de un dispositivo. Los elementos activos, tales como diodos y transistores, hacen necesario el recabar varios
parámetros que describan su comportamiento, y también el referirse a esos parámetros por un nombre corto. A
continuación veremos como modificar los parámetros de diodos, transistores bipolares, transistores de efecto de campo, y
transistores bipolares de compuerta aislada.
EL COMANDO.MODEL
El comando .MODEL fija un cierto número de parámetros de referencia para los dispositivos en PSPICE. No
todos los dispositivos necesitan un modelo; por ejemplo, las resistencias que no son referidas a un modelo, se supone tienen
un valor de resistencia constante para todas las simulaciones. Cada dispositivo que se referencia a un modelo debe tener ese
modelo definido, lo cual significa que necesita un comando .MODEL que complete la descripción de como opera el
dispositivo. La sintaxis para este corriendo es:
.MODEL nombre [AKO: modelo de referencia] tipo ([nombre del parámetro = valor [tolerancia]... ] )
El “nombre” es una etiqueta de identificación o “nombre del dispositivo” con el cual quiere referirse al dispositivo.
Por lo general es el número de parte del fabricante, como por ejemplo “MJE3055" para un transistor, o un nombre
descriptivo, como ”FILM" para una resistencia de película de metal. Puede usar cualquier nombre que cumpla las
convenciones para nombres del simulador; los nombres deben empezar con una letra del alfabeto, y continuar con caracteres
alfabéticos o numéricos, o “ - ” y “$”. Por ejemplo, el transistor “2N3904" generalmente es modificado a ”Q2N3904" para
cumplir con las convenciones para nombres.
AKO (siglas en inglés de: A Kind Of, una clase de) seguido del nombre de un modelo de referencia, nos indica los
que los parámetros usados en el modelo serán iguales a los del modelo de referencia,
El “tipo” es una descripción del tipo de dispositivo, el cual puede ser uno de los siguientes dispositivos lineales:
CAP capacitor.
IND inductor.
RES resistor.
o uno de los siguientes dispositivos semiconductores:
D diodo
NPN transistor bipolar NPN
PNP transistor bipolar PNP
Cadence 52
OrCAD REL. 9.2 LITE