SlideShare una empresa de Scribd logo
1 de 38
Arquitectura de Computadores
INSTITUTO UNIVERSITARIO DE
TECNOLOGÍA
Escuela de informática
Sistemas Operativos I
Clase 1
Arquitecturas y Partes de la CPU
Objetivos
 Arquitecturas
 von Neumann
 Otras
 Unidad Central de Procesamiento (CPU)
 Responsabilidades
 Requisitos
 Partes de una CPU
 ALU
 Control & Decode
 Registros
 Electrónica y buses
Objetivos
M Bracho 2 Arquitectura de Computadores
M Bracho 3
Índice
Capítulo 3 : Arquitecturas
3. Arquitecturas
3.1 von Neumann
3.2 Harvard
3.3 Otras (Multiprocesador, Sistemas
distribuidos)
Arquitectura de Computadores
M Bracho 4
Introducción
Capítulo 3 : Arquitecturas
Arquitectura de Computadores
Corresponde a la estructura, organización, e
interconexión de las diversas partes de un
computador
Arquitectura de ComputadoresArquitectura de Computadores
 Arquitectura del set de instrucciones
 Cantidad de instrucciones
 Tamaño de las instrucciones
 Maneras de acceder a memoria
 Organización funcional
 Registros
 Interconexión entre los componentes
 Mecanísmos de Entrada/Salida (I/O)
 Jerarquías de memoria
M Bracho 5
Introducción
Capítulo 3 : Arquitecturas
 ¿Qué hace un computador?
 Almacenar Datos (leer - escribir).
 Almacenar Programas.
 Ejecutar operaciones sobre datos.
 Ejecutar algoritmos.
 Recibir nuevos datos.
 Entregar resultados.
Arquitectura de Computadores
M Bracho 6
Índice
3.1 von Neumann3.1 von Neumann
3.2 Harvard
3.3 Otras (Multiprocesador, Sistemas
distribuidos)
Arquitectura de Computadores
Capítulo 3 : Arquitecturas
M Bracho 7
Introducción
Capítulo 3 : Arquitecturas –von Neumann
John von Neumann (se pronuncia «fon
noiman»)
(28 de diciembre de 1903 - 8 de febrero de 1957)
Fue un matemático húngaro-
estadounidense, de ascendencia judía.
Fue pionero de la computadora digital
moderna y de la aplicación de la teoría
operadora a la mecánica cuántica.
Participó del Proyecto Manhattan
Arquitectura de Computadores
M Bracho 8
Introducción
Trabajó con Eckert y Mauchly en la
Universidad de Pennsylvania, donde
publicó un artículo acerca del
almacenamiento de programas.
El concepto de programa almacenado
permitió la lectura de un programa
directamente desde la memoria del
computador, así como la ejecución de
las instrucciones del mismo sin
necesidad de un medio externo (cinta).
(Tomado de Wikipedia: John von Neumann)
Arquitectura de Computadores
Capítulo 3 : Arquitecturas –von Neumann
M Bracho 9
Arquitectura de von Neumann
 John von Neumann propuso una manera de
estructurar un computador.
 Almacenar Datos (leer - escribir).
 Almacenar Programas.
 Ejecutar operaciones sobre datos.
 Ejecutar algoritmos.
 Recibir nuevos datos.
 Entregar resultados.
CPU
Memoria
Input/Output
Arquitectura de Computadores
Capítulo 3 : Arquitecturas –von Neumann
M Bracho 10
Arquitectura de von Neumann
 CPU, Memoria e I/O se comunican a través
de Buses.
I/OMemoria
Address Bus
Control
CPU
Control
Data Bus
Arquitectura de Computadores
Capítulo 3 : Arquitecturas –von Neumann
M Bracho 11
Índice
3.1 von Neumann
3.2 Harvard3.2 Harvard
3.3 Otras (Multiprocesador, Sistemas
distribuidos)
Arquitectura de Computadores
Capítulo 3 : Arquitecturas
M Bracho 12
Arquitectura Harvard
Capítulo 3 : Arquitecturas - Harvard
 Utiliza 2 memorias independientes
 Datos
 Instrucciones
 El término proviene de la computadora
Harvard Mark I, que almacenaba las
instrucciones en cintas perforadas y los datos
en interruptores.
Arquitectura de Computadores
M Bracho 13
Arquitectura Harvard
 Ventajas de la arquitectura Harvard
 Instrucciones y datos de distinto largo
 Memorias de distinto tamaño
 bits de direccionamiento distintos
 Memorias con distinta tecnología
 Disminuyo el cuello de botella en el acceso a memoria
 En controladores embebidos:
 RAM para los datos
 ROM para las instrucciones
Arquitectura de Computadores
Capítulo 3 : Arquitecturas - Comparación
M Bracho 14
Arquitectura de von Neumann
Capítulo 3 : Arquitecturas - Comparación
 Ventajas de la arquitectura de von Neumann
 Uso mas eficiente de la memoria
 Jerarquía de memoria no requiere estar dividida en 2
 Más simple arquitectónicamente
 Un solo tipo de instrucciones para acceder a memoria
 Un solo bus de datos y de direcciones
 Una misma forma de acceso a datos e instrucciones
 Mayor flexibilidad
 Útil para el sistema operativo
 Paginación a disco
 Código automodificante
 CPU con menos operaciones y mas flexible
Arquitectura de Computadores
M Bracho 15
Índice
3.1 von Neumann
3.2 Harvard
3.3 Otras (Multiprocesador, Sistemas3.3 Otras (Multiprocesador, Sistemas
distribuidos)distribuidos)
Arquitectura de Computadores
Capítulo 3 : Arquitecturas
M Bracho 16
Multiprocesador
Capítulo 3 : Arquitecturas
Arquitectura de Computadores
Procesador
Memoria
local *
Procesador
Memoria
local
Procesador
Memoria
local
Procesador
Memoria
local
Memoria Principal I/O
* Memoria Local: mantiene una copia local de una porción de la memoria principal
M Bracho 17
Multiprocesador
Capítulo 3 : Arquitecturas
 Ventajas
 Procesamiento paralelo
 Cercanía entre CPUs
permite altas tasas de
transferencia de datos
 Desventajas
 No todo es paralelizable
Arquitectura de Computadores
 Problemas de coherencia de memoria local con
memoria principal
M Bracho 18
Sistemas distribuidos
Arquitectura de Computadores
Red de interconexión
Procesador
Memoria
I/O
Procesador
Memoria
I/O
Procesador
Memoria
I/O
Capítulo 3 : Arquitecturas
M Bracho 19
Sistemas distribuidos
Arquitectura de Computadores
Red de interconexión
 Cada nodo funciona como un computador
independiente
 Se comunican por red
 Distintas topologías: estrella, anillo, etc.
Capítulo 3 : Arquitecturas
M Bracho 20
Sistemas distribuidos
Arquitectura de Computadores
 Ventajas
 Procesamiento paralelo
 Facilidad de incorporar y quitar
nodos del sistema
 Desventajas
 No todo es paralelizable
 Overhead en la transferencia de datos es
considerablemente mayor
 Problemas de coherencia de memorias
Capítulo 3 : Arquitecturas
M Bracho 21
Índice
Capítulo 4 : Unidad de Procesamiento Central (CPU)
4.Unidad de Central de Procesamiento (CPU)
4.1 Partes de la CPU.
4.2 Ciclo de la Instrucción.
4.3 Conjunto de Instrucciones y tipos de
funcionalidad.
4.4 Diseño de una CPU básica.
4.5 CISC/RISC.
4.6 Modos de direccionamiento.
4.7 Instrucciones en lenguaje de máquina.
4.8 Subrutinas y Manejo de Stack.
4.9 Interrupciones de software y hadware.
Arquitectura de Computadores
M Bracho 22
Introducción
Capítulo 4 : Unidad de Procesamiento Central (CPU)
Arquitectura de Computadores
Componente principal de un computador,
encargado del control de flujo, decodificación
y ejecución de instrucciones, y
procesamiento y transferencia de datos.
 Cerebro del computador
Unidad Central de ProcesamientoUnidad Central de Procesamiento
(CPU o procesador)(CPU o procesador)
M Bracho 23
Índice
Capítulo 4 : Unidad de Procesamiento Central (CPU)
4.1 Partes de la CPU.
4.2 Ciclo de la Instrucción.
4.3 Conjunto de Instrucciones y tipos de
funcionalidad.
4.4 Diseño de una CPU básica.
4.5 CISC/RISC.
4.6 Modos de direccionamiento.
4.7 Instrucciones en lenguaje de máquina.
4.8 Subrutinas y Manejo de Stack.
4.9 Interrupciones de software y hadware.
Arquitectura de Computadores
M Bracho 24
Partes de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU)
 Responsabilidades
 Ejecutar Operaciones y Algoritmos
 Controlar Flujo del Programa
 Controlar Circuitos Internos
Arquitectura de Computadores
M Bracho 25
9
00
01 1100011001
02 1110001010
03 1110000000
04 0110011000
05 0000011000
06 0001111000
07 0000000100
08 1111000000
09 0000000101
0A 0000000000
Partes de la CPU
 Requisitos:
 Procesar instrucción
 Leer datos
 Almacenar
Temporalmente los
datos
 ALU – FPU
 Almacenar
Resultados
Capítulo 4 : Unidad de Procesamiento Central (CPU)
1101110111Load (7h)
4
5
Arquitectura de Computadores
0000001001
9
ALUALU
MemoriaEjecutar Operaciones y Algoritmos
00
01
02
03
04 0110011000
05 0000011000
06 0001111000
07 0000000100
08 1111000000
09 0000000101
0A 0000000000
1110000000
MOVE(0Ah)
M Bracho 26
1110001010
1100011001ADD(09h)
Partes de la CPU
 Ej. programa anterior.
LOAD (07h)
ADD (09h)
MOVE(0Ah)
GOTO(08h)
Capítulo 4 : Unidad de Procesamiento Central (CPU)
1101110111LOAD (07h)
4
5
ALUALU
9 Requisitos
 Instruction Pointer
 Mecanismos de Salto
Arquitectura de Computadores
9
GOTO(08h)
0000001001
Control de Flujo
Memoria
M Bracho 27
00 LOAD (07h)
01 ADD(09h)
02 MOVE(0Ah)
03 GOTO(08h)
04 0110011000
05 0000011000
06 0001111000
07 0000000100
08 1111000000
09 0000000101
0A 0000000000
Partes de la CPU
Ej. implementación
Capítulo 4 : Unidad de Procesamiento Central (CPU)
memoria
m
u
x
A
L
U
0001111000
registro
Circuitos internos
Requisitos
 Buses internos.
 Señales de control.
 ALU (función)
 Mux
 Registros (Load,etc)
 Contador (Inc,
Load,etc)
00000000
contador
Arquitectura de Computadores
M Bracho 28
Partes de la CPU
 Control & Decode procesa las instrucciones.
 ROM
 Espacio de Direccionamiento determina cantidad de
instrucciones
 Las salidas son señales de control para ejecutar
una instrucción.
Capítulo 4 : Unidad de Procesamiento Central (CPU)
Control & DecodeControl & Decode
Instrucción
de k bits
n señales de
control para
la instrucción
2k
palabras
n bits por palabra
Arquitectura de Computadores
M Bracho 29
Partes de la CPU
Registros de la CPURegistros de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU)
Arquitectura de Computadores
M Bracho 30
Registros de la CPU
 Un procesador incluye:
 registros visibles para el usuario
 registros de control/estado.
Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU
 Registros Visibles.
 Pueden referenciarse en las instrucciones.
 Se clasifican en:
 Uso general.
 Datos.
 Direcciones.
 Códigos de Condición
Arquitectura de Computadores
M Bracho 31
Registros de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU
¿Cuántos registros de propósito general?
 Óptimo entre 8 y 32
 Pocos registros  demasiados accesos a memoria.
 Muchos registros no reducen considerablemente las
referencias a memoria
 Muchos registros CPU más compleja.
Arquitectura de Computadores
M Bracho 32
Registros de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU
¿De cuántos bits deben ser los registros?
 Deben ser de un número suficiente tal que se
puedan manejar las direcciones a memoria.
 Además deben ser capaces de manejar una
palabra completa.
 A veces se combinan dos registros para
conformar uno solo.
Arquitectura de Computadores
M Bracho 33
Registros de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU
 Registros Control/Estado.
 controlar el funcionamiento de la CPU
 PC = program counter: contiene la dirección de la
instrucción a captar
 IR = instruction register: contiene la última
instrucción captada
 MAR = memory address register: contiene la
dirección de una posición de memoria.
 MBR = memory buffer register: contiene la palabra
de datos a escribir en memoria, o la palabra leída
más recientemente
Arquitectura de Computadores
M Bracho 34
Registros de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU
 Registros Control/Estado.
 Adicionalmente se cuenta con PSW = program
status word:
 Signo: contiene elbit de signo del resultado de última
operación
 Cero: puesto a uno cuando el resultado es 0
 Acarreo: puesto a uno si en la suma hay acarreo o
en la resta hay un adeudo del bit más significativo
 Igual: puesto a uno si el el resultado de una
comparación lógica es la igualdad
 Desbordamiento: Usado para indicar
desbordamiento aritmético
Arquitectura de Computadores
M Bracho 35
Registros de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU
 Registros Control/Estado.
 Adicionalmente se cuenta con PSW = program
status word:
(continuación)
 Interrupciones: usado para permitir o inhabilitar
interrupciones
 Supervisor: indica si la CPU funciona en modo
supervisor o usuario. Únicamente en modo
supervisor se pueden ejecutar ciertas instrucciones
privilegiadas y se puede acceder a ciertas áreas de
memoria
Arquitectura de Computadores
M Bracho 36
00 LOAD (07)
01 ADD(09)
02 GOTO(0A)
03 1110000000
04 0110011000
05 0000011000
06 0001111000
07 0000000100
08 1111000000
09 0000000101
0A 0000000000
Partes de la CPU
 Ej.
Implementación
modificado
Capítulo 4 : Unidad de Procesamiento Central (CPU)
memoria
m
u
x
A
L
U
0001111000
registro
00000000
contador
IRIR
Control &Control &
DecodeDecode
Señales de
Control
Arquitectura de Computadores
M Bracho 37
Partes de la CPU
Capítulo 4 : Unidad de Procesamiento Central (CPU)
 Partes de la CPU.
 Registros
 Program Counter
 Instruction Register
 Uso general
 ALU
 FPU
 Control & Decode
 Buses
 Circuitería
Arquitectura de Computadores
M Bracho 38
Resumen
 Distintas arquitecturas
 Partes de la CPU y sus funciones
 Registros
 Visibles
 Control/Estado
 ALU, FPU
 Control & Decode
 Decodificación de instrucciones
 Señales de control
 Buses Internos
 Circuitería
Arquitectura de Computadores
Resumen

Más contenido relacionado

La actualidad más candente

Arquitectura von neumann
Arquitectura von neumannArquitectura von neumann
Arquitectura von neumannfjruiziesalixar
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras16kemhernandez
 
El ciclo de instruccion
El ciclo de instruccionEl ciclo de instruccion
El ciclo de instruccionERICA2c3
 
Arquitectura de computadoras unidad 2 y 3
Arquitectura de computadoras unidad 2 y 3Arquitectura de computadoras unidad 2 y 3
Arquitectura de computadoras unidad 2 y 3m220
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoriaALASBLANKS
 
Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...
Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...
Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...Mari Cruz
 
Mapa conceptual - Arquitectura de Computadoras
Mapa conceptual -  Arquitectura de ComputadorasMapa conceptual -  Arquitectura de Computadoras
Mapa conceptual - Arquitectura de ComputadorasLely
 
Tema manejo de la entrada
Tema manejo de la entradaTema manejo de la entrada
Tema manejo de la entradaSasil Catzim
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadorascamiche97
 
Arquitectura harvard y von neumann
Arquitectura harvard y von neumannArquitectura harvard y von neumann
Arquitectura harvard y von neumanncarlos_graterol
 
Arquitectura de Computadoras - Memoria
Arquitectura de Computadoras - MemoriaArquitectura de Computadoras - Memoria
Arquitectura de Computadoras - MemoriaMiguel Rodríguez
 
Arquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEArquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEYESENIA CETINA
 
Memoria de una computadora
Memoria de una computadoraMemoria de una computadora
Memoria de una computadoraMary Jose Sg
 

La actualidad más candente (20)

Arquitectura von neumann
Arquitectura von neumannArquitectura von neumann
Arquitectura von neumann
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
El ciclo de instruccion
El ciclo de instruccionEl ciclo de instruccion
El ciclo de instruccion
 
Arquitectura de computadoras unidad 2 y 3
Arquitectura de computadoras unidad 2 y 3Arquitectura de computadoras unidad 2 y 3
Arquitectura de computadoras unidad 2 y 3
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoria
 
Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...
Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...
Arquitectura de computadoras II-Codigo de Operaciones y Campo de Direccionami...
 
Segmentacion de memoria
Segmentacion de memoriaSegmentacion de memoria
Segmentacion de memoria
 
Modos de direccionamiento y formatos
Modos de direccionamiento y formatosModos de direccionamiento y formatos
Modos de direccionamiento y formatos
 
Mapa conceptual - Arquitectura de Computadoras
Mapa conceptual -  Arquitectura de ComputadorasMapa conceptual -  Arquitectura de Computadoras
Mapa conceptual - Arquitectura de Computadoras
 
Tema manejo de la entrada
Tema manejo de la entradaTema manejo de la entrada
Tema manejo de la entrada
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
Arquitectura harvard y von neumann
Arquitectura harvard y von neumannArquitectura harvard y von neumann
Arquitectura harvard y von neumann
 
Administración de Memoria
Administración de MemoriaAdministración de Memoria
Administración de Memoria
 
1.2. El procesador y sus registros internos
1.2. El procesador y sus registros internos1.2. El procesador y sus registros internos
1.2. El procesador y sus registros internos
 
Sistemas Operativos Gestión de memoria
Sistemas Operativos Gestión de memoriaSistemas Operativos Gestión de memoria
Sistemas Operativos Gestión de memoria
 
Arquitectura de Computadoras - Memoria
Arquitectura de Computadoras - MemoriaArquitectura de Computadoras - Memoria
Arquitectura de Computadoras - Memoria
 
macros Lenguaje ensamblador
macros Lenguaje ensambladormacros Lenguaje ensamblador
macros Lenguaje ensamblador
 
Arquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEArquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHE
 
Microcontroladores
MicrocontroladoresMicrocontroladores
Microcontroladores
 
Memoria de una computadora
Memoria de una computadoraMemoria de una computadora
Memoria de una computadora
 

Destacado

Introducción a los ordenadores
Introducción a los ordenadoresIntroducción a los ordenadores
Introducción a los ordenadoresmarcelfff
 
Tema 3-arquitectura-del-computador
Tema 3-arquitectura-del-computadorTema 3-arquitectura-del-computador
Tema 3-arquitectura-del-computador1204693806
 
Slides taller de exploiting Navaja Negra 4ed
Slides taller de exploiting Navaja Negra 4edSlides taller de exploiting Navaja Negra 4ed
Slides taller de exploiting Navaja Negra 4edIgnacio Sorribas
 
Registros de la cpu
Registros de la cpuRegistros de la cpu
Registros de la cpujomapuga
 
*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)
*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)
*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)odalisloor
 
Presentacion generacion de computadoras
Presentacion generacion de computadorasPresentacion generacion de computadoras
Presentacion generacion de computadorasSaRa PaOLA AnGeLeS
 
Registros del cpu!
Registros del cpu!Registros del cpu!
Registros del cpu!romo91
 
Hardware computadoras
Hardware computadorasHardware computadoras
Hardware computadorasalainvillon
 

Destacado (14)

Introducción a los ordenadores
Introducción a los ordenadoresIntroducción a los ordenadores
Introducción a los ordenadores
 
Registros de la cpu
Registros de la cpuRegistros de la cpu
Registros de la cpu
 
Tema 3-arquitectura-del-computador
Tema 3-arquitectura-del-computadorTema 3-arquitectura-del-computador
Tema 3-arquitectura-del-computador
 
Slides taller de exploiting Navaja Negra 4ed
Slides taller de exploiting Navaja Negra 4edSlides taller de exploiting Navaja Negra 4ed
Slides taller de exploiting Navaja Negra 4ed
 
Componente en bloques del procesador
Componente en bloques del procesadorComponente en bloques del procesador
Componente en bloques del procesador
 
GeneracióN De Computadoras
GeneracióN De ComputadorasGeneracióN De Computadoras
GeneracióN De Computadoras
 
Registros de la cpu
Registros de la cpuRegistros de la cpu
Registros de la cpu
 
Registros del cpu
Registros del cpuRegistros del cpu
Registros del cpu
 
Definición de registro de procesador
Definición de registro de procesadorDefinición de registro de procesador
Definición de registro de procesador
 
*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)
*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)
*Disco duro *CPU - Unidad Aritmetica Logia (ALU) -Unidad de Control (CU)
 
Unidad aritmetico logica ALU
Unidad aritmetico logica ALUUnidad aritmetico logica ALU
Unidad aritmetico logica ALU
 
Presentacion generacion de computadoras
Presentacion generacion de computadorasPresentacion generacion de computadoras
Presentacion generacion de computadoras
 
Registros del cpu!
Registros del cpu!Registros del cpu!
Registros del cpu!
 
Hardware computadoras
Hardware computadorasHardware computadoras
Hardware computadoras
 

Similar a Arquitectura del computador

Similar a Arquitectura del computador (20)

Modelosdearquitecturasdecomputadoras 120905220343-phpapp01
Modelosdearquitecturasdecomputadoras 120905220343-phpapp01Modelosdearquitecturasdecomputadoras 120905220343-phpapp01
Modelosdearquitecturasdecomputadoras 120905220343-phpapp01
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
Arquitecturas de computadoras
Arquitecturas de computadorasArquitecturas de computadoras
Arquitecturas de computadoras
 
Modelos de arquitecturas de computo
Modelos de arquitecturas de computoModelos de arquitecturas de computo
Modelos de arquitecturas de computo
 
ARQUITECTURA_DE_COMPUTADORAS.pdf
ARQUITECTURA_DE_COMPUTADORAS.pdfARQUITECTURA_DE_COMPUTADORAS.pdf
ARQUITECTURA_DE_COMPUTADORAS.pdf
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
MANUAL DE MICROCONTROLADORES PIC
MANUAL DE MICROCONTROLADORES PICMANUAL DE MICROCONTROLADORES PIC
MANUAL DE MICROCONTROLADORES PIC
 
manualPic.pdf
manualPic.pdfmanualPic.pdf
manualPic.pdf
 
Manual de microcontroladores pic
Manual de microcontroladores picManual de microcontroladores pic
Manual de microcontroladores pic
 
Manual pic 16..
Manual pic 16..Manual pic 16..
Manual pic 16..
 
Manual pic
Manual picManual pic
Manual pic
 
Manual pic
Manual picManual pic
Manual pic
 
Arquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo IIArquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo II
 
Arquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo IIArquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo II
 
Manual Pics
Manual PicsManual Pics
Manual Pics
 
Manual pi cs ruddy
Manual pi cs ruddyManual pi cs ruddy
Manual pi cs ruddy
 
Manual pi cs log
Manual pi cs logManual pi cs log
Manual pi cs log
 
Modelo von newman
Modelo von newmanModelo von newman
Modelo von newman
 
Arquitectura de von neumann
Arquitectura de von neumannArquitectura de von neumann
Arquitectura de von neumann
 
Arquitectura de von neumann
Arquitectura de von neumannArquitectura de von neumann
Arquitectura de von neumann
 

Último

EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveFagnerLisboa3
 
SalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 TestcontainersSalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 TestcontainersIván López Martín
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan JosephBRAYANJOSEPHPEREZGOM
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdfIsabellaMontaomurill
 
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdfPARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdfSergioMendoza354770
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricKeyla Dolores Méndez
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...silviayucra2
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)GDGSucre
 
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...AlanCedillo9
 
Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024GiovanniJavierHidalg
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfsoporteupcology
 
La era de la educación digital y sus desafios
La era de la educación digital y sus desafiosLa era de la educación digital y sus desafios
La era de la educación digital y sus desafiosFundación YOD YOD
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIAWilbisVega
 
Hernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxHernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxJOSEMANUELHERNANDEZH11
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíassuserf18419
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesFundación YOD YOD
 
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...FacuMeza2
 
Plan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxPlan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxpabonheidy28
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx241521559
 

Último (19)

EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 
SalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 TestcontainersSalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 Testcontainers
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdf
 
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdfPARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
 
Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdf
 
La era de la educación digital y sus desafios
La era de la educación digital y sus desafiosLa era de la educación digital y sus desafios
La era de la educación digital y sus desafios
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
 
Hernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxHernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptx
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento Protégeles
 
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
 
Plan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxPlan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docx
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 

Arquitectura del computador

  • 1. Arquitectura de Computadores INSTITUTO UNIVERSITARIO DE TECNOLOGÍA Escuela de informática Sistemas Operativos I Clase 1 Arquitecturas y Partes de la CPU
  • 2. Objetivos  Arquitecturas  von Neumann  Otras  Unidad Central de Procesamiento (CPU)  Responsabilidades  Requisitos  Partes de una CPU  ALU  Control & Decode  Registros  Electrónica y buses Objetivos M Bracho 2 Arquitectura de Computadores
  • 3. M Bracho 3 Índice Capítulo 3 : Arquitecturas 3. Arquitecturas 3.1 von Neumann 3.2 Harvard 3.3 Otras (Multiprocesador, Sistemas distribuidos) Arquitectura de Computadores
  • 4. M Bracho 4 Introducción Capítulo 3 : Arquitecturas Arquitectura de Computadores Corresponde a la estructura, organización, e interconexión de las diversas partes de un computador Arquitectura de ComputadoresArquitectura de Computadores  Arquitectura del set de instrucciones  Cantidad de instrucciones  Tamaño de las instrucciones  Maneras de acceder a memoria  Organización funcional  Registros  Interconexión entre los componentes  Mecanísmos de Entrada/Salida (I/O)  Jerarquías de memoria
  • 5. M Bracho 5 Introducción Capítulo 3 : Arquitecturas  ¿Qué hace un computador?  Almacenar Datos (leer - escribir).  Almacenar Programas.  Ejecutar operaciones sobre datos.  Ejecutar algoritmos.  Recibir nuevos datos.  Entregar resultados. Arquitectura de Computadores
  • 6. M Bracho 6 Índice 3.1 von Neumann3.1 von Neumann 3.2 Harvard 3.3 Otras (Multiprocesador, Sistemas distribuidos) Arquitectura de Computadores Capítulo 3 : Arquitecturas
  • 7. M Bracho 7 Introducción Capítulo 3 : Arquitecturas –von Neumann John von Neumann (se pronuncia «fon noiman») (28 de diciembre de 1903 - 8 de febrero de 1957) Fue un matemático húngaro- estadounidense, de ascendencia judía. Fue pionero de la computadora digital moderna y de la aplicación de la teoría operadora a la mecánica cuántica. Participó del Proyecto Manhattan Arquitectura de Computadores
  • 8. M Bracho 8 Introducción Trabajó con Eckert y Mauchly en la Universidad de Pennsylvania, donde publicó un artículo acerca del almacenamiento de programas. El concepto de programa almacenado permitió la lectura de un programa directamente desde la memoria del computador, así como la ejecución de las instrucciones del mismo sin necesidad de un medio externo (cinta). (Tomado de Wikipedia: John von Neumann) Arquitectura de Computadores Capítulo 3 : Arquitecturas –von Neumann
  • 9. M Bracho 9 Arquitectura de von Neumann  John von Neumann propuso una manera de estructurar un computador.  Almacenar Datos (leer - escribir).  Almacenar Programas.  Ejecutar operaciones sobre datos.  Ejecutar algoritmos.  Recibir nuevos datos.  Entregar resultados. CPU Memoria Input/Output Arquitectura de Computadores Capítulo 3 : Arquitecturas –von Neumann
  • 10. M Bracho 10 Arquitectura de von Neumann  CPU, Memoria e I/O se comunican a través de Buses. I/OMemoria Address Bus Control CPU Control Data Bus Arquitectura de Computadores Capítulo 3 : Arquitecturas –von Neumann
  • 11. M Bracho 11 Índice 3.1 von Neumann 3.2 Harvard3.2 Harvard 3.3 Otras (Multiprocesador, Sistemas distribuidos) Arquitectura de Computadores Capítulo 3 : Arquitecturas
  • 12. M Bracho 12 Arquitectura Harvard Capítulo 3 : Arquitecturas - Harvard  Utiliza 2 memorias independientes  Datos  Instrucciones  El término proviene de la computadora Harvard Mark I, que almacenaba las instrucciones en cintas perforadas y los datos en interruptores. Arquitectura de Computadores
  • 13. M Bracho 13 Arquitectura Harvard  Ventajas de la arquitectura Harvard  Instrucciones y datos de distinto largo  Memorias de distinto tamaño  bits de direccionamiento distintos  Memorias con distinta tecnología  Disminuyo el cuello de botella en el acceso a memoria  En controladores embebidos:  RAM para los datos  ROM para las instrucciones Arquitectura de Computadores Capítulo 3 : Arquitecturas - Comparación
  • 14. M Bracho 14 Arquitectura de von Neumann Capítulo 3 : Arquitecturas - Comparación  Ventajas de la arquitectura de von Neumann  Uso mas eficiente de la memoria  Jerarquía de memoria no requiere estar dividida en 2  Más simple arquitectónicamente  Un solo tipo de instrucciones para acceder a memoria  Un solo bus de datos y de direcciones  Una misma forma de acceso a datos e instrucciones  Mayor flexibilidad  Útil para el sistema operativo  Paginación a disco  Código automodificante  CPU con menos operaciones y mas flexible Arquitectura de Computadores
  • 15. M Bracho 15 Índice 3.1 von Neumann 3.2 Harvard 3.3 Otras (Multiprocesador, Sistemas3.3 Otras (Multiprocesador, Sistemas distribuidos)distribuidos) Arquitectura de Computadores Capítulo 3 : Arquitecturas
  • 16. M Bracho 16 Multiprocesador Capítulo 3 : Arquitecturas Arquitectura de Computadores Procesador Memoria local * Procesador Memoria local Procesador Memoria local Procesador Memoria local Memoria Principal I/O * Memoria Local: mantiene una copia local de una porción de la memoria principal
  • 17. M Bracho 17 Multiprocesador Capítulo 3 : Arquitecturas  Ventajas  Procesamiento paralelo  Cercanía entre CPUs permite altas tasas de transferencia de datos  Desventajas  No todo es paralelizable Arquitectura de Computadores  Problemas de coherencia de memoria local con memoria principal
  • 18. M Bracho 18 Sistemas distribuidos Arquitectura de Computadores Red de interconexión Procesador Memoria I/O Procesador Memoria I/O Procesador Memoria I/O Capítulo 3 : Arquitecturas
  • 19. M Bracho 19 Sistemas distribuidos Arquitectura de Computadores Red de interconexión  Cada nodo funciona como un computador independiente  Se comunican por red  Distintas topologías: estrella, anillo, etc. Capítulo 3 : Arquitecturas
  • 20. M Bracho 20 Sistemas distribuidos Arquitectura de Computadores  Ventajas  Procesamiento paralelo  Facilidad de incorporar y quitar nodos del sistema  Desventajas  No todo es paralelizable  Overhead en la transferencia de datos es considerablemente mayor  Problemas de coherencia de memorias Capítulo 3 : Arquitecturas
  • 21. M Bracho 21 Índice Capítulo 4 : Unidad de Procesamiento Central (CPU) 4.Unidad de Central de Procesamiento (CPU) 4.1 Partes de la CPU. 4.2 Ciclo de la Instrucción. 4.3 Conjunto de Instrucciones y tipos de funcionalidad. 4.4 Diseño de una CPU básica. 4.5 CISC/RISC. 4.6 Modos de direccionamiento. 4.7 Instrucciones en lenguaje de máquina. 4.8 Subrutinas y Manejo de Stack. 4.9 Interrupciones de software y hadware. Arquitectura de Computadores
  • 22. M Bracho 22 Introducción Capítulo 4 : Unidad de Procesamiento Central (CPU) Arquitectura de Computadores Componente principal de un computador, encargado del control de flujo, decodificación y ejecución de instrucciones, y procesamiento y transferencia de datos.  Cerebro del computador Unidad Central de ProcesamientoUnidad Central de Procesamiento (CPU o procesador)(CPU o procesador)
  • 23. M Bracho 23 Índice Capítulo 4 : Unidad de Procesamiento Central (CPU) 4.1 Partes de la CPU. 4.2 Ciclo de la Instrucción. 4.3 Conjunto de Instrucciones y tipos de funcionalidad. 4.4 Diseño de una CPU básica. 4.5 CISC/RISC. 4.6 Modos de direccionamiento. 4.7 Instrucciones en lenguaje de máquina. 4.8 Subrutinas y Manejo de Stack. 4.9 Interrupciones de software y hadware. Arquitectura de Computadores
  • 24. M Bracho 24 Partes de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU)  Responsabilidades  Ejecutar Operaciones y Algoritmos  Controlar Flujo del Programa  Controlar Circuitos Internos Arquitectura de Computadores
  • 25. M Bracho 25 9 00 01 1100011001 02 1110001010 03 1110000000 04 0110011000 05 0000011000 06 0001111000 07 0000000100 08 1111000000 09 0000000101 0A 0000000000 Partes de la CPU  Requisitos:  Procesar instrucción  Leer datos  Almacenar Temporalmente los datos  ALU – FPU  Almacenar Resultados Capítulo 4 : Unidad de Procesamiento Central (CPU) 1101110111Load (7h) 4 5 Arquitectura de Computadores 0000001001 9 ALUALU MemoriaEjecutar Operaciones y Algoritmos
  • 26. 00 01 02 03 04 0110011000 05 0000011000 06 0001111000 07 0000000100 08 1111000000 09 0000000101 0A 0000000000 1110000000 MOVE(0Ah) M Bracho 26 1110001010 1100011001ADD(09h) Partes de la CPU  Ej. programa anterior. LOAD (07h) ADD (09h) MOVE(0Ah) GOTO(08h) Capítulo 4 : Unidad de Procesamiento Central (CPU) 1101110111LOAD (07h) 4 5 ALUALU 9 Requisitos  Instruction Pointer  Mecanismos de Salto Arquitectura de Computadores 9 GOTO(08h) 0000001001 Control de Flujo Memoria
  • 27. M Bracho 27 00 LOAD (07h) 01 ADD(09h) 02 MOVE(0Ah) 03 GOTO(08h) 04 0110011000 05 0000011000 06 0001111000 07 0000000100 08 1111000000 09 0000000101 0A 0000000000 Partes de la CPU Ej. implementación Capítulo 4 : Unidad de Procesamiento Central (CPU) memoria m u x A L U 0001111000 registro Circuitos internos Requisitos  Buses internos.  Señales de control.  ALU (función)  Mux  Registros (Load,etc)  Contador (Inc, Load,etc) 00000000 contador Arquitectura de Computadores
  • 28. M Bracho 28 Partes de la CPU  Control & Decode procesa las instrucciones.  ROM  Espacio de Direccionamiento determina cantidad de instrucciones  Las salidas son señales de control para ejecutar una instrucción. Capítulo 4 : Unidad de Procesamiento Central (CPU) Control & DecodeControl & Decode Instrucción de k bits n señales de control para la instrucción 2k palabras n bits por palabra Arquitectura de Computadores
  • 29. M Bracho 29 Partes de la CPU Registros de la CPURegistros de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU) Arquitectura de Computadores
  • 30. M Bracho 30 Registros de la CPU  Un procesador incluye:  registros visibles para el usuario  registros de control/estado. Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU  Registros Visibles.  Pueden referenciarse en las instrucciones.  Se clasifican en:  Uso general.  Datos.  Direcciones.  Códigos de Condición Arquitectura de Computadores
  • 31. M Bracho 31 Registros de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU ¿Cuántos registros de propósito general?  Óptimo entre 8 y 32  Pocos registros  demasiados accesos a memoria.  Muchos registros no reducen considerablemente las referencias a memoria  Muchos registros CPU más compleja. Arquitectura de Computadores
  • 32. M Bracho 32 Registros de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU ¿De cuántos bits deben ser los registros?  Deben ser de un número suficiente tal que se puedan manejar las direcciones a memoria.  Además deben ser capaces de manejar una palabra completa.  A veces se combinan dos registros para conformar uno solo. Arquitectura de Computadores
  • 33. M Bracho 33 Registros de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU  Registros Control/Estado.  controlar el funcionamiento de la CPU  PC = program counter: contiene la dirección de la instrucción a captar  IR = instruction register: contiene la última instrucción captada  MAR = memory address register: contiene la dirección de una posición de memoria.  MBR = memory buffer register: contiene la palabra de datos a escribir en memoria, o la palabra leída más recientemente Arquitectura de Computadores
  • 34. M Bracho 34 Registros de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU  Registros Control/Estado.  Adicionalmente se cuenta con PSW = program status word:  Signo: contiene elbit de signo del resultado de última operación  Cero: puesto a uno cuando el resultado es 0  Acarreo: puesto a uno si en la suma hay acarreo o en la resta hay un adeudo del bit más significativo  Igual: puesto a uno si el el resultado de una comparación lógica es la igualdad  Desbordamiento: Usado para indicar desbordamiento aritmético Arquitectura de Computadores
  • 35. M Bracho 35 Registros de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU) – Partes de la CPU  Registros Control/Estado.  Adicionalmente se cuenta con PSW = program status word: (continuación)  Interrupciones: usado para permitir o inhabilitar interrupciones  Supervisor: indica si la CPU funciona en modo supervisor o usuario. Únicamente en modo supervisor se pueden ejecutar ciertas instrucciones privilegiadas y se puede acceder a ciertas áreas de memoria Arquitectura de Computadores
  • 36. M Bracho 36 00 LOAD (07) 01 ADD(09) 02 GOTO(0A) 03 1110000000 04 0110011000 05 0000011000 06 0001111000 07 0000000100 08 1111000000 09 0000000101 0A 0000000000 Partes de la CPU  Ej. Implementación modificado Capítulo 4 : Unidad de Procesamiento Central (CPU) memoria m u x A L U 0001111000 registro 00000000 contador IRIR Control &Control & DecodeDecode Señales de Control Arquitectura de Computadores
  • 37. M Bracho 37 Partes de la CPU Capítulo 4 : Unidad de Procesamiento Central (CPU)  Partes de la CPU.  Registros  Program Counter  Instruction Register  Uso general  ALU  FPU  Control & Decode  Buses  Circuitería Arquitectura de Computadores
  • 38. M Bracho 38 Resumen  Distintas arquitecturas  Partes de la CPU y sus funciones  Registros  Visibles  Control/Estado  ALU, FPU  Control & Decode  Decodificación de instrucciones  Señales de control  Buses Internos  Circuitería Arquitectura de Computadores Resumen

Notas del editor

  1. Estructura: Estructuran Controlan Funcionan Organización: Agrupan Sincronizan (síncronos o asíncronos) Interconexión: Comunican Conectan (buses o líneas dedicadas) Todo esto enfocado en que el computador haga lo que tiene que hacer… (siguiente slide)
  2. Teoría de conjuntos Teoría ergódiga Teoría de juegos Economía Estadística Geometría Análisis numérico Mecánica cuántica Ciencia de la Computación Contribuyó en el desarrollo de los métodos de MonteCarlo
  3. ENVIAC y después ENIAC Instrucciones y datos en el mismo espacio de direccionamiento Antes del programa almacenado las instrucciones estaban en cintas
  4. Explicitar que datos e instrucciones están almacenados en la misma memoria Explicar: Qué es una CPU el cerebro del computador quien procesa las instrucciones quien se encarga de orquestar, dirigir y controlar todo lo que pasa en un computador Qué es IO la forma como el computador interactúa con el exterior simil a nuestro sistema sensorial y motriz Qué son los buses el medio a través del cual viaja la información entre componentes dentro de un computador sistema nervioso
  5. Explicar: Un programa tiene dos tipos de información: instrucciones y datos. Ejemplo en alto nivel: Datos  variables de un programa Instrucciones  operaciones y flujo Ambas deben se almacenadas Cada uno de estos es almacenado en una memoria independiente Ej. DSPs, PICs
  6. Explicar: Los datos e instrucciones son manejados en base a palabras de un tamaño dado (dibujar en pizarrón dos ejemplos) Qué es el cuello de botella y por qué ocurre en von Neumann
  7. Explicar: No requiero duplicar instrucciones (implementación y codificación) SO puede marcar páginas como de datos o instrucciones Puede mover los programas, tanto sus instrucciones como datos como bien le parezca por toda la memoria
  8. Ej. de uso de procesamiento paralelo: multiplicación de matrices, cálculo de FFT, etc.
  9. Ej. de cálculos no paralelisables: Fibonacci, factorial Explicar concepto de coherencia en la memoria: Qué pasa si un procesador modifica la memoria cómo sabe otro procesador que su memoria local está obsoleta? Cómo sabe a qué memoria ir a buscar los datos, su copia local o la principal?
  10. Explicitar que la ALU y la memoria son elementos fundamentales para estos requisitos
  11. Ya vimos los requisitos para ejecutar cada instrucción o necesidad. Ahora bien, que requerimos para ejecutar este conjunto de instrucciones coherentemente y en orden? Que circuito digital podemos usar para implementar el instruction pointer: Contador Que necesita ademas de contar? Load (para los saltos)
  12. HASTA AQUÍ LLEGUE EN LA CLASE. TODO EL RESTO DE LA PPT LO VI EN OTRA CLASE COMPLETA  ME TOMÓ DOS CLASES COMPLETAS PASAR ESTA PPT (en la segunda clase repasé las dos slides anteriores también a manera de contexto) Finalmente, cómo orquestamos todo esto de manera sincronizada? Introducir la pregunta “¿Quién genera las señales de control?”, siguiente diapositiva es de control &amp; decode
  13. Explicar en detalle: Cómo el C&amp;D toma una instrucción y genera las señales de control. Dibujar una ROM en el pizarrón Explicar que cada dirección corresponde a una instrucción, siendo la dirección la codificación (opcode) de la instrucción. La palabra almacenada en esa dirección corresponde a las señales de control La salida está cableado al resto de la CPU. Dibujé en el pizarrón una ROM. Expliqué en el pizarrón basándome en el siguiente ejemplo (que además ayuda a que empiecen a entender qué es una instrucción y cómo funcionan): Asumamos que la palabra 11011xxxxxxxxx corresponde a la instrucción LOAD. Los primeros 5 bits, en este caso, corresponden al codigo de la instrucción (opcode). Son esos 5 bits los que determinan qué instrucción se va a ejecutar, y los siguientes bits corresponden a los parámetros de la instrucción (por ejemplo, en LOAD(07h) el 07h tendría que ir como parámetro). Así, cada instrucción distinta tiene un opcode distinto, y la siempre que el opcode sea 11011 la CPU va a ejecutar la instrucción LOAD. Ahora bien, estos bits del opcode entran como dirección al Control &amp; Decode, de manera que cada opcode (instrucción) va a estar asociada a una palabra (fila) específica del C&amp;D. Cada bit de salida de la ROM está conectado a las señales de control de los distintos componentes del computador. Es así como la palabra asociada a cada instrucción no es más que el conjunto de señales de control necesarioas para que la CPU ejecute lo que se le está pidiendo. De esta forma, se podría entender como que es el C&amp;D el que “sabe” leer las instrucciones y ejecutarlas. Sin embargo, realmente no tiene idea de lo que está pasando ni de lo que está haciendo. Sólo genera una salida preprogramada para cada entrada, y resulta que con esas salidas todo funciona de manera que, al final, se ejecuta la instrucción requerida.
  14. Es donde se almacenan temporalmente los datos requeridos por la CPU, tanto para su control como para ejecutar cada instrucción
  15. Número mágico, sacado de pruebas experimentales. Pruebas no se hacen simplemente sumando o multiplicando matrices, sino que usando distintas cargas reales, como cargas intensivas en cálculo numérico (Matlab), alto uso de I/O y red (servidores), uso de grandes cantidades de datos, juegos, etc. Ejemplo con un registro muestra que el uso de un solo registro hace muy verboso el código y muy trabado de programar. Al usar muuuuchos registros resulta que voy a tener registros que nunca voy a utilizar dado que no tengo tantas variables. Sin embargo, más registros implican más señales de control, un C&amp;D más ancho, más circuitería, más complejidad para indicar el registro que quiero accesar, y finalmente lo que pierdo y complejizo es más que lo que gano con registros que, a la postre, nunca voy a usar. Ejemplo: Ejecutar con un solo registro  (A+B)/(B+A·C) LOAD A LOAD B  no me sirve, se me perdió A ADD B STORE D  guarda el resultado en la dirección D LOAD A MULT C ADD B STORE E LOAD D DIV E  y recién aquí tengo el resultado
  16. Por qué necesito un IR???  Como puedo neceistar accesar a memoria para buscar operandos de la instrucción, necesito guardar la instrucción en un registro independiente, de manera de permitir otros accesos a memoria. Si leyera la instrucción desde memoria, al ir a buscar un operando perdería la instrucción, por lo que debo guardarla en algún lugar mientras ejecuto toda la instrucción.