Familias lógicas de CI

Familiaslógicasde circuitosintegrados
JuliethLorenaOjedaAlba
FAMILAS LOGICAS Y CIRCUITOS INTEGRADOS
POR:
JULIETH LORENA OJEDA ALBA
LIC:
QUEVIN BARRERA
MODALIDAD:
ELECTRONICA

FAMILIAS LOGICAS DE CIRCUITOS INTEGRADOS
Una familia lógica es el conjunto de circuitos integrados (CI’s) los cuales pueden ser
interconectados entre si sin ningún tipo de Interface o aditamento, es decir, una salida de
un CI puede conectarse directamente a la entrada de otro CI de una misma familia. Se dice
entonces que son compatibles.
Las familias pueden clasificarse en bipolares y MOS. Podemos mencionar algunos
ejemplos. Familias bipolares: RTL, DTL, TTL, ECL, HTL, IIL. Familias MOS: PMOS, NMOS,
CMOS. Las tecnologías TTL (lógica transistor- transistor) y CMOS (metal oxido-
semiconductor complementario) son los más utilizadas en la fabricación de CI’s SSI (baja
escala de integración) y MSI (media escala de integración).
ESPECIFICACIONES GENERICAS DE UNA FAMILIA LOGICA
Estas especificaciones son las que en general están incluidas en la hoja de datos
correspondiente a cada circuito que brinda el fabricante. Dentro de ellas algunas, como
ser tensión de alimentación y niveles de tensión y corriente de entrada y salida, son
iguales para todos los circuitos de la familia con independencia de la función lógica que
realiza cada uno de ellos, de esta manera se asegura fácil interconexión entre ellos para
implementar funciones lógicas más complejas. Hay otras características que dependen de
la función que ejecuta el circuito, por ejemplo el consumo de potencia y los tiempos de
retardo, propagación y conmutación, y en consecuencia sus valores y características
pueden diferir de un integrante a otro.
TENSION DE ALIMENTACION
Los circuitos pertenecientes a una familia comparten el mismo rango permitido de
tensiones de alimentación. Independientemente de la amplitud del rango permitido, la
simplicidad y seguridad de la interconexión se mantiene si todos los circuitos
interconectados están conectados a la misma alimentación.
NIVELES DE TENSION Y MARGEN DE RUIDO
El fabricante garantiza un nivel de tensión mínimo (VIH) que aplicado a una entrada el
circuito interpreta como un estado alto (en lógica positiva 1 lógico o “1”), y un nivel
máximo de tensión (VIL) que interpreta como estado bajo (en lógica positiva 0 lógico o
“0”).
VIL: Máxima tensión de entrada que se interpreta como estado bajo.
VIH: Mínima tensión de entrada que se interpreta como estado alto.

Los valores de tensión que el circuito presenta a la salida para los estados alto (“1”) y bajo
(“0”) dependen de la familia y del estado de carga en que se encuentre dicha salida. El
fabricante garantiza entonces un entorno de valores de tensión para cada estado, siempre
y cuando se respeten las restricciones establecidas para las corrientes requeridas o
entregadas en la salida. Los valores que limitan estos entornos son:
VOL: Máxima tensión de salida que se garantiza para el estado alto.
VOH: Mínima tensión de salida que se garantiza para el estado alto.
Cuando la salida se encuentra en un nivel alto es el circuito lógico el que entrega potencia
(corriente saliente) mientras que cuando la salida está en un nivel bajo la circulación de
corriente es hacia el interior del chip.
Las familias lógicas se clasifican en bipolares y MOS, mencionaremos algunas.
Familias bipolares: DTL, HTL, RTL, TTL, ECL, 12L
Familias MOS: CMOS, PMOS, NMOS
VELOCIDAD DE OPERACIÓN
Cuando se presenta un cambio de estado en la entrada de un dispositivo digital, debido a
su circuitería interna, este se demora un cierto tiempo antes de dar una respuesta a la
salida. A este tiempo se le denomina retardo de propagación. Este retardo puede ser
distinto en la transición de alto a bajo (H-L) y de bajo a alto (L-H).

La familia TTL se caracteriza por su alta velocidad (bajo retardo de propagación) mientras
que la familia CMOS es de baja velocidad, sin embargo la subfamilia de CI CMOS HC de
alta velocidad reduce considerablemente los retardos de propagación.
FAN-OUT O ABANICO DE SALIDA
Al interconectar dos dispositivos TTL (un excitador que proporciona la señal de entrada a
una carga) fluye una corriente convencional entre ellos.
Cuando hay una salida baja en el excitador, este absorbe la corriente de la carga y cuando
hay una salida alta en el excitador, la suministra. En este caso la corriente de absorción es
mucho mayor a la corriente de suministro.
Estas corrientes determinan el fan-out que se puede definir como la cantidad de entradas
que se pueden conectar a una sola salida, que para los CI’s TTL es de aproximadamente de
10. Los CI’s CMOS poseen corrientes de absorción y de suministro muy similares y su fan-
out es mucho más amplio que la de los CI’s TTL. Aproximadamente 50.
PARAMETROS DE PUERTA
Las puertas lógicas no son dispositivos ideales, por lo que vamos a tener una serie de
limitaciones impuestas por el propio diseño interno de los dispositivos lógicos.
Internamente la familia TTL emplea transistores bipolares (de aquí su alto consumo),
mientras que la familia CMOS emplea transistores MOS (a lo que debe su bajo consumo).
FAMILIA LOGICA DTL
Modificación de la Puerta DTL
Estas puertas se pueden mejorar todavía más si se sustituye el diodo D por
un transistor Q2, tal como se indica en la ilustración siguiente. Cuando Q2 está
conduciendo se encuentra en su región activa y no en saturación. Esta conclusión se
obtiene a partir del hecho de que en la resistencia R2 la corriente está en la dirección de la
polarización inversa de la unión del colector del transistor Q2. Como la corriente del
emisor de este transistor alimenta la corriente de base de Q1, éste está excitado por una
corriente de base mucho mayor que el transistor del circuito anterior con dos diodos.
Tomando transistores con iguales características para uno y otro circuito se observa
claramente que este último circuito tiene una corriente de colector mucho mayor y, por lo
tanto, una capacidad de salida o fan-out mayor.
Puerta DTL mejorada
Características de las DTL
La velocidad de conmutación viene fijada por:
1- La velocidad de los dispositivos
2- Las constantes de tiempo de los circuitos

En las DTL se observa que la impedancia de salida a nivel alto es tres veces mayor que en
RTL. Si se considera que una puerta DTL va a excitar a una serie de puertas de su
misma familia conectadas a su salida, y que cada una de ellas tiene una capacidad parásita
a masa, se verá que las capacidades de las puertas de carga aparecen en paralelo y de la
que nos resultará una constante de tiempo de valor igual al producto del número de
puertas por la capacidad parásita y por la resistencia de salida de la puerta que soporta la
carga.
Familia Lógica HTL
La familia Lógica HTL (High Treshold-Logic, Lógica de alto umbral) es una tecnología
desarrollada a partir de la tecnología de la Familia Lógica DTL, creada para evitar
básicamente a las interferencias producidas por el ambiente exterior al circuito, que
ocasionan el ruido.
Funcionalidad de las DTL
Su funcionamiento análogo a las DTL, introduciendo un diodo zener en lugar del diodo
convencional utilizado para las puertas DTL, para crear un gran desplazamiento entre los
estados de voltaje lógicos 1 y 0. Su esencia es la inmunidad al ruido. La tensión zéner de
este diodo (5v por ejemplo) proporciona la mayor inmunidad contra el ruido. Además el
cátado del diodo zéner puede ser accesible externamente y conectando entre él y la salida
un condensador externo puede aumentar el tiempo de propagación e incrementar la
inmunidad contra el ruido A.C.
Características de las HTL.
Márgenes de ruido
Altos márgenes de ruido> para una alimentación de 15v, se obtiene NIL=5v y NIH=8v,
típicamente.
Aplicación
La familia HTL (Lógica de Alto Umbral), tiene aplicaciones industriales, donde se trabajar
en entornos ruidosos. Útil en ambientes con mucha interferencia electromagnética.
Familia Lógica RTL
Está compuesta por resistencias y transistores. Los elementos que desarrollan la lógica
serán transistores en combinación con resistencias (Resistor-Transistor-Logic). Esta clase
de circuitos integrados fue la primera que proporcionó en el mercado componentes
lógicos discretos a bajo costo con los cuales se empezaron a implementar muchas
funciones lógicas básicas. Aunque todavía no había alguna "estandarización" llevada a
cabo por las empresas que iniciaron la fabricación de circuitos integrados RTL, por vez

primera se empezaron a fabricar muchos tipos de circuitos que además de funciones
lógicas básicas implementaban algunas funciones algo más sofisticadas, como contadores
binarios o registros de transferencia.
Funcionalidad
Si A = B =1, toda la corriente pasa por la base del transistor, dicho transistor conduce, por
lo que VCE=0, esto es 0 de salida. Si B=0, R2 queda conectada a masa, si esta R2 es
suficientemente pequeña, la IB por el transistor es baja y dicho transistor estará en el
corte, por lo que su IC=0, la VRC=0 y por tanto la VCE=5V, esto es un nivel 1 de salida. Si A
= B = 0 ocurre lo mismo que en el caso anterior, resultando un nivel 1 de salida. Por lo
tanto la salida es 0 solo cuando ambas entradas son 1 lo que corresponde a la función de
la puerta lógica.
Características técnicas
Por la forma en la cual está integrada la electrónica interna, el "bloque fundamental" de la
familia RTL no es ninguna de nuestras funciones lógicas básicas (OR, AND, NOT), sino la
función NOR. El bloque NOR es la base de la familia RTL.
Los circuitos integrados RTL siempre se destacaron por ser una familia de componentes
muy resistentes a cualquier tipo de falla. Inclusive en la literatura promocional de los
mismos se afirmaba que no había forma posible de dañarlos aunque al construir un
prototipo usando circuitos RTL se cometiesen errores al hacer las conexiones eléctricas
Cableado Lógico
Las puertas NOR- RTL permiten cableado lógico, uniendo entre sí las salidas de dos o más
puertas.
Se asume que este tipo de compuertas se interconectan entre ellas, siendo natural que
una salida de una compuerta RTL se conecte a una entrada de una compuerta RTL.
FAMILIA LOGICA TTL
La designación " bipolar" se refiere esencialmente al componente básico utilizado en la
construcción de esta familia de circuitos integrados, el transistor bipolar. El uso de un
transistor bipolar en el driver de salida y en el buffer de entrada de una función lógica, da
lugar a una conexión directa Transistor-a-Transistor (TTL). Tecnologías más antiguas eran
interconectadas mediante componentes pasivos como resistencias o diodos.
Desde el diseño TTL original, varias mejoras han sido empleadas para reducir la potencia e
incrementar la velocidad. Común a estos ha sido el uso de diodos Schottky, los
cuales, ironicamente no dan lugar a conexiones estrictamente TTL. Consecuentemente,

los dos nombres, Schottky y TTL, son usados en combinación: LS (Schottky de Baja
Potencia), ALS (Schottky Avanzado de Baja Potencia), y FASTTM (Schottky Avanzado) TTL.
La característica superior de los TTL comparado a CMOS, en el pasado, ha sido su rapidez
relativamente alta y elevada corriente de salida; estas ventajas están disminuyendo
rápidamente como se verá en la próxima sección. Una familia de elementos, ABT
(Tecnología BiCMOS Avanzada), utiliza circuitería TTL en las entradas y salidas, y
tecnología CMOS entre medio -- intentando combinar las ventajas de los bipoleares y de
CMOS.
FAMILIA LOGICA ECL
La lógica de Emisor Acoplado (ECL) deriva su nombre de la configuración de amplificador
diferencial donde cada lado del amplificador consiste de transistores bipolares de
entradas múltiples con sus emisores enlazados entre sí. Una polarización de entrada en el
lado opuesto del amplificador diferencial provoca que el amplificador opere
continuamente en el modo activo. Consecuentemente, ECL consume una cantidad
relativamente importante de potencia en ambos estados (uno o cero) pero también
resulta en las más rápidas velocidades de conmutación de todas las familias lógicas. Un
beneficio inherente de ECL es el estrecho nivel de variación de la conmutación entre
elementos (aproximadamente 800 mV) lo cual ayuda a reducir la generación de ruido.
Velocidad
La velocidad es típicamente el primer parámetro considerado por un diseñador y cuando a
los ingenieros de diseño se les pregunta que características de una familia lógica a ellos les
gustaría mejorar, usualmente ellos desean más velocidad. Pero el aumento de la velocidad
frecuentemente trae consigo muchos potenciales problemas tales como: aumento del
ruido generado, mayor consumo de potencia, un crecido costo de sistemas y

componentes, complicados diagramas de placas, etc. Usualmente se requiere una
evaluación de los otros parámetros de una familia antes de tomar una decisión final.
En la Tabla previa, la velocidad por familias es comparada mediante tres parámetros
usando valores típicos: retardo de la propagación a traves de una única compuerta OR,
frecuencia de transición flip-flop, y tiempo de conmutación de salida.
Consumo de Potencia
La cantidad de potencia que consume una aplicación (y el subsecuente calor generado) es
frecuentemente de gran importancia. Una de las mayores diferencias entre las tres
familias, el parámetro de potencia también puede limitar las opciones de los diseñadores.
TTL consume una cantidad moderada de potencia y es casi constante sobre frecuencias de
operación de hasta 10MHz; por encima de 10MHz comienza a crecer rápidamente.
Aunque sólo unos pocos miliWatts se consumen en cada elemento, un sistema completo
puede utilizar una cantidad sustancial de potencia.
Por otra parte el consumo de potencia en un CMOS es altamente dependiente de la
frecuencia. En el modo estacionario (quiescent mode, frecuencia cero), casi no se
consume potencia, midiendose en microWatts por elemento.
FAMILIA MOS.
CMOS
Es una de las familias lógicas empleadas en la fabricación de circuitos integrados. Su
principal característica consiste en la utilización conjunta de transistoresde tipo pMOS y
tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energía es
únicamente el debido a las corrientes parásitas.
En la actualidad, la mayoría de los circuitos integrados que se fabrican utilizan la
tecnología CMOS. Esto incluye microprocesadores, memorias, procesadores digitales de
señales y muchos otros tipos de circuitos integrados digitales cuyo consumo es
considerablemente bajo.
Principio de funcionamiento

En un circuito CMOS, la función lógica a sintetizar se implementa por duplicado mediante
dos circuitos: uno basado exclusivamente en transistores pMOS (circuito de pull-up), y
otro basado exclusivamente en transistores nMOS (circuito de pull-down). El circuito
pMOS es empleado para propagar el valor binario 1 (pull-up), y el circuito nMOS para
propagar el valor binario 0 (pull-down). Véase la figura. Representa una puerta lógica NOT
o inversor.
§ Cuando la entrada es 1, el transistor nMOS está en estado de conducción. Al estar
su fuente conectada a tierra (0), el valor 0 se propaga al drenador y por lo tanto a la
salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no
conducción.
§ Cuando la entrada es 0, el transistor pMOS está en estado de conducción. Al estar
su fuente conectada a la alimentación (1), el valor 1 se propaga al remador y por lo
tanto a la salida de la puerta lógica. El transistor MOS, por el contrario, está en estado
de no conducción.
Otra de las características importantes de los circuitos CMOS es que son regenerativos:
una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor
lógico inicial 0 ó 1, siempre y cuando aún esté dentro de los márgenes de ruido que el
circuito pueda tolerar.
Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar
funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS,
cuyos símbolos más comunes son los que se muestran en la Figura (b)

Figura (b)
La circuitería del INVERSOR CMOS básico se muestra en la Figura ( c ). El INVERSOR CMOS
tiene dos MOSFET en serie de modo que, el dispositivo con canales P tiene su fuente
conectada a + VDD (un voltaje positivo) y el dispositivo de canales N tiene su fuente
conectada a masa. Las compuertas de los dos dispositivos se interconectan con una
entrada común. Los drenajes de los dos dispositivos se interconectan con la salida común.
El circuito mostrado en la Figura ( c ) representa un INVERSOR CMOS y está formado por
un transistor de canal tipo P (QP1) y otro de canal tipo N (QN1). Los niveles lógicos para
CMOS son esencialmente + VDD para 0 y 1 lógicos y 0 V para el 0 lógico. Consideremos
primero el caso donde A1 = + VDD (la entrada A1 está en un nivel alto (?1?)). En está
situación, la compuerta de QP1 (canales P) está en 0 V en relación con la fuente de QP1.
De este modo, QP1 estará en el estado OFF con ROFF =10*10 Ω. La compuerta de QN1
(canales N) estará en + VDD en relación con su fuente, es decir, transistor QP1 se pone en
estado de corte y el transistor QN1 se activa. El resultado es un camino de baja
impedancia de tierra a la salida y uno de alta impedancia de VDD a la salida F.
A continuación, consideremos el caso donde A1 = 0 V (la entrada A1 está en nivel bajo
(?0?)). QP1 tiene ahora su compuerta en un potencial negativo en relación con su fuente,
en tanto que QN1 tiene VGS = 0 V. De este modo, QP1 estará encendida con RON=1 k Ω, y
QN1 apagada con ROFF = 10*10 Ω, produciendo un F de aproximadamente + VDD.
En resumen QP1 se activa y el transistor QN1 se pone en estado de corte. El resultado es
un camino de baja impedancia de VDD a la salida F y uno de alta impedancia de tierra a la
salida.
Como podemos observar, los transistores operan de forma complementaria. Cuando la
tensión de entrada se encuentra en alto (1 lógico), el transistor NMOS entra en estado de
conducción y el transistor PMOS entra en corte, haciendo que la salida quede en bajo (0
lógico). La situación inversa ocurre cuando la tensión se encuentra en bajo.

Familias lógicas de CI

Recomendados

Recomendados

Más contenido relacionado

La actualidad más candente

La actualidad más candente (20)

Similar a Familias lógicas de CI

Similar a Familias lógicas de CI (20)

Último

Último (10)

Familias lógicas de CI