Descripciones de conceptos relacionados con las familias logicas de los circuitos

1. REPÚBLICA BOLIVARIANA DE VENEZUELA
MINISTERIO DEL P.P PARA LA EDUCACIÓN UNIVERSITARIA, CIENCIA Y TECNOLOGÍA
INSTITUTO UNIVERSITARIO POLITÉCNICO “SANTIAGO MARIÑO”
EXTENSIÓN MATURÍN
GLOSARIO DE LAS FAMILIAS LÓGICAS
Docente: Realizado Por:
Ing. Mariangela Pollonais Julio C Rojas M
C.I.V-19.091.776
Materia:
Electrónica Digital
Carrera:
Ingeniería De Sistemas (47)
Maturín, Julio de 2016

2. FAMILIA LÓGICA: En ingeniería electrónica, se puede referir a uno de dos conceptos relacionados: una familia lógica
de dispositivos circuitos integrados digitales monolíticos, es un grupo de puertas lógicas (o compuertas) construidas
usando uno de varios diseños diferentes, usualmente con niveles lógicos compatibles y características de fuente de poder
dentro de una familia. Muchas familias lógicas fueron producidas como componentes individuales, cada uno conteniendo
una o algunas funciones básicas relacionadas, las cuales podrían ser utilizadas como “construcción de bloques” para crear
sistemas o como por así llamarlo “pegamento” para interconectar circuitos integrados más complejos.
También puede referirse a un conjunto de técnicas usadas para la implementación de la lógica dentro de una larga escala
de circuitos integrados tal como un procesador central, memoria, u otra función compleja; estas familias usan técnicas
dinámicas registradas para minimizar el consumo de energía y el retraso.
MOS: Estas familias, son aquellas que basan su funcionamiento en los transistores de efecto de campo o MOSFET. Estos
transistores se pueden clasificar en 2 tipos, según el canal utilizado:
NMOS: se basa únicamente en el empleo de transistores NMOS para obtener una función lógica. Su funcionamiento de la
puerta lógica es el siguiente: cuando la entrada se encuentra en el caso de un nivel bajo, el transistor NMOS estará en su
zona de corte, por lo tanto, la intensidad que circulará por el circuito será nula y la salida estará la tensión de polarización
(un nivel alto); y cuando la entrada se encuentra en el caso de que está en un nivel alto, entonces el transistor estará
conduciendo y se comportará como interruptor, y en la salida será un nivel bajo.
PMOS:
El transistor MOS se puede identificar como un interruptor controlado por la tensión de la puerta, V_G, que es la que
determinará cuándo conduce y cuando no.
IIL: También conocida en su forma abreviada como I 2 {displaystyle ^{2}} L, es la lógica de Inyección integrada, sus
siglas vienen de su nombre en inglés: Integrated Interjection Logic. Es una clase de circuitos digitales construido con
colectores múltiples BJT. Cuando fue introducido, tenía una velocidad comparable con la del TTL, y su potencia tan baja
como la del CMOS.

3. ESPECIFICACIONES GENÉRICAS DE UNA FAMILIA LÓGICA: Estas especificaciones son las que en general
están incluidas en la hoja de datos correspondiente a cada circuito que brinda el fabricante. Dentro de ellas algunas, como
ser tensión de alimentación y niveles de tensión y corriente de entrada y salida, son iguales para todos los circuitos de la
familia con independencia de la función lógica que realiza cada uno de ellos, de esta manera se asegura fácil
interconexión entre ellos para implementar funciones lógicas más complejas. Hay otras características que dependen de la
función que ejecuta el circuito, por ejemplo el consumo de potencia y los tiempos de retardo, propagación y conmutación,
y en consecuencia sus valores y características pueden diferir de un integrante a otro.
TENSIÓN DE ALIMENTACIÓN: Los circuitos pertenecientes a una familia comparten el mismo rango permitido de
tensiones de alimentación. Independientemente de la amplitud del rango permitido, la simplicidad y seguridad de la
interconexión se mantiene si todos los circuitos interconectados están conectados a la misma alimentación.
NIVELES DE TENSIÓN Y MARGEN DE RUIDO: El fabricante garantiza un nivel de tensión mínimo (VIH) que
aplicado a una entrada el circuito interpreta como un estado alto (en lógica positiva 1 lógico o “1”), y un nivel máximo de
tensión (VIL) que interpreta como estado bajo (en lógica positiva 0 lógico o “0”).
VIL: Máxima tensión de entrada que se interpreta como estado bajo
VIH: Mínima tensión de entrada que se interpreta como estado alto
Los valores de tensión que el circuito presenta a la salida para los estados alto (“1”) y bajo (“0”) dependen de la familia y
del estado de carga en que se encuentre dicha salida. El fabricante garantiza entonces un entorno de valores de tensión
para cada estado, siempre y cuando se respeten las restricciones establecidas para las corrientes requeridas o entregadas en
la salida. Los valores que limitan estos entornos son:
VOL: Máxima tensión de salida que se garantiza para el estado alto
VOH: Mínima tensión de salida que se garantiza para el estado alto

4. CORRIENTES MÁXIMAS DE ENTRADA. CAPACIDAD DE CARGA EN LA SALIDA: El requerimiento de
potencia a la salida de un circuito lógico depende del estado de esa salida y de la carga conectada. Como ya se dijo, el
fabricante estipula valores máximos para estas corrientes que aseguran el funcionamiento dentro de las especificaciones:
IOL e IOH.
En forma genérica estos valores se identifican en las peores condiciones por:
IIL: valor máximo de corriente saliente por la entrada en estado bajo.
IIH: valor máximo de corriente que requiere la entrada en estado alto
Estas corrientes, tanto en la salida como la entrada, se consideran por convención general positivas cuando son entrantes
al circuito y negativas cuando son salientes. Teniendo en cuenta esta convención y que la carga del circuito puede ser un
miembro de la misma familia lógica se cumplen las siguientes relaciones:
IIL ≤ IOL IIH ≤ IOH
RETARDO DE PROPAGACIÓN: Se define como retardo de propagación o tiempo de retardo el lapso que transcurre
entre el instante en que la entrada conmutando alcanza el 50% del cambio total y el momento en que la salida alcanzó el
50% del cambio correspondiente. El retardo de propagación depende de la complejidad de la función que ejecute el
circuito analizado. Para realizar comparaciones de velocidad de funcionamiento de distintas familias se toma como
referencia el retardo correspondiente a la compuerta más simple, o sea la compuerta inversora.
CONSUMO DE POTENCIA: En un circuito lógico deben diferenciarse dos tipos de consumo de potencia: el estático y
el dinámico. La potencia estática es la que el circuito disipa mientras permanece en un estado estable, y es muy
dependiente del estado de sus entradas y salidas, fundamentalmente de estas últimas ya que las corrientes de entrada son,
en general, mucho menores. Se define la potencia media estática consumida como el valor promedio de potencia
consumida teniendo en cuenta ambos estados, o sea se toma la semisuma entre la corriente que consume cuando todas las
salidas están en nivel alto y la corriente que consume cuando todas las salidas están en nivel bajo, tal como se indica en la
expresión siguiente, en la cual ICCH es la corriente que el circuito toma de la fuente de alimentación estando todas las
salidas en estado alto e ICCL la correspondiente para el estado.

5. PRODUCTO RETARDO – POTENCIA: El tiempo de retardo está directamente relacionado con la velocidad de
almacenamiento de una determinada cantidad de energía en las capacidades de entrada. Cuanto más rápida es la
transferencia de energía, mayor es la potencia en juego y menor el tiempo de propagación. Habitualmente se lo utiliza
como factor de comparación entre familias o bien entre distintas versiones de una misma familia, ya que todo el
esfuerzo y la inversión de la industria van encaminados a disminuir el valor de este parámetro.
LAS FAMILIAS TTL: Dentro de las familias que utilizan como elementos activos los transistores bipolares, el
estándar es la lógica de transistor-transistor (TTL) introducida en 1962. La familia original con el correr del tiempo se
amplió a un conjunto de familias lógicas que, si bien tienen diferencias en cuanto a velocidad, consumo de energía y
costo, son todas compatibles entre sí; es decir que en un mismo sistema digital pueden utilizarse componentes de varias
familias TTL sin problemas de interconexión entre ellos. Fue la más popular hasta la década de los `80
INVERSOR TTL: El circuito básico implementado en tecnología TTL es el inversor. Su topología puede verse en la
figura 3-4. La resistencias del circuito tienen los valores adecuados para que los transistores en conducción permanezcan
saturados para una tensión de alimentación entre 5V ± 0,25 V. Con la entrada (e) en un nivel bajo (tensión positiva
contra masa no mayor a 0,8V), el transistor Q1 tiene la juntura B-E polarizada directamente y está en condiciones de
conducir. La conexión del colector de Q1 a la base de Q2 no permite la circulación de corriente, a excepción de alguna
corriente de fuga que circule por la base de Q2, forzando la saturación de Q1 y el corte de Q2. El corte de Q2 provoca el
corte de Q4 aislando la salida (s) de masa. Al mismo tiempo habilita la conducción de Q3 y del diodo D ligando la salida
a VCC a través de un camino de baja impedancia.
COMPUERTA NAND TTL: Si en el circuito inversor se reemplaza el transistor Q1 por un transistor multiemisor se
puede construir una compuerta NAND de tantas entradas como emisores tenga Q1. En la figura 3-5 se muestra el
esquema de un transistor multiemisor. Su fabricación es similar a la de un transistor común, salvo que se difunden varios
emisores dentro de la base a fin de disponer de varias junturas B-E en paralelo. En la figura 3-6 se muestra el circuito
esquemático de una compuerta NAND TTL de dos entradas en el cual el transistor de entrada, Q1, tiene dos emisores.

6. VARIACIONES DE LA ETAPA DE SALIDA: En los circuitos analizados hasta ahora la etapa de salida estaba
compuesta por dos transistores, uno que conecta la salida con V CC a través de una resistencia y el otro que la conecta
con el potencial de masa. Este tipo de etapa de salida se denomina “Totem Pole” y es la que se utiliza para forzar un
estado bajo o alto. Existen tipos de etapa de salida que proveen otras funcionalidades, como ser las salidas “colector
abierto” y de alta impedancia. Para algunos circuitos TTL existen versiones que tienen la misma distribución de patas
pero distinto código, según la salida de que disponen, por ejemplo”totem-pole” o colector abierto.
EVOLUCIÓN DE LA FAMILIA TTL: A partir de la topología original, con el paso del tiempo fueron apareciendo
nuevas versiones de la familia que, manteniendo las características básicas, buscaban mejorar la velocidad o disminuir el
consumo. Con pequeñas modificaciones en los circuitos surgió la familia 74L en la que se disminuía el consumo
aumentando el valor de todas las resistencias del circuito, pero la disminución de las corrientes provocó una menor
velocidad de respuesta, ya que aumenta el tiempo necesario para eliminar el exceso de carga almacenado en la base de los
transistores saturados en su transición hacia el corte. Otra variación fue la familia 74H, diseñada para mayor velocidad
(los transistores conduciendo en el borde de zona activa) a expensas de un mayor consumo. En general, a menos que haya
una variación en la tecnología, la mejora de un parámetro implica la degradación de otro.
LA FAMILIA ECL: La familia lógica acoplada por emisor (ECL, emitter coupled logic) es una familia lógica basada en
tecnología bipolar que fue desarrollada con el objetivo de obtener circuitos más veloces. A fin de disminuir los retardos
de conmutación los transistores alternan su estado entre corte y conducción en zona activa. El circuito básico que dio
origen a la familia lógica ECL fue propuesto en 1956, y los primeros circuitos integrados construidos con esta tecnología
aparecen en el año 1962. Los retardos de propagación de estos circuitos estaban originalmente alrededor de los 6 ns, con
la evolución tecnológica se lograron retardos diez veces menores.