Buses normalizados

1. Interconexión

2. Bus

Elemento responsable de establecer una correcta
comunicación entre dos o más dispositivos del
ordenador, una característica clave de un bus es que se
trata un medio de transmisión compartido, es por lo
tanto el dispositivo principal de comunicación.

3. Arquitecturas de Bus

Dependiendo del diseño y la tecnología que se utilice
para construir el bus de una microcomputadora se
pueden distinguir tres arquitecturas diferentes:‡
 Arquitectura ISA.‡
 Arquitectura MCA.‡
 Arquitectura EISA.

5. Clasificación de los Buses

 Por niveles:
a. Nivel Placa. Conecta elementos en un chip .
b. Nivel Panel Posterior. Conecta elementos en una tarjeta.
c. Nivel Interfaz
Estos niveles forman una jerarquía de buses. Cuanto menor
sea la distancia al procesador, más rápido será el bus.

6.  Por dedicación:
a. Dedicados: realizan una única función, son más especia
lizados, más simples y con menor coste.
Tienen un mejor rendimiento.
a. Generales: Bus global más complejo y caro que uno
dedicado pero más sencillo y barato que “m” dedicados.

7. Normalización de Buses

Antes cada fabricante definía sus buses lo cual
dificultaba mucho la comunicación entre distintos
componentes.
Para facilitar la interacción entre componentes de
distintos fabricantes los buses se han «normalizado».
Siguen un estándar acordado previamente.

8. Estándar:
 Protocolos de transmisión de datos.
 Velocidades y temporización de las transferencias.
 Anchuras de los sub-buses.
 Sistema físico de conexión.

9. Especificaciones de los buses
normalizados

 Nivel mecánico: deben definirse aspectos tales como
el tipo de soporte, el número de hilos del bus, el tipo
de conector, etc.
 Nivel eléctrico: En este nivel, debe quedar definida
la forma en la que los distintos dispositivos deben
conectarse eléctricamente.
 Nivel lógico: Establece las equivalencias entre los
valores eléctricos de las señales y sus valores lógicos.

10.  Nivel de temporización básica: En este nivel se
establecen los cronogramas para la realización de la
operación más elemental del bus, esto es, de un ciclo.
 Nivel de transferencia elemental: En este nivel se
establece el procedimiento empleado para realizar una
transferencia de un dato por el bus. Establece todas las
condiciones necesarias para transferir un dato.
 Nivel de transferencia de bloque: Define el protocolo de
comunicación empleado para realizar esta transferencia
de bloque.

11. Clases de buses

 Bus local.
Bus entre la CPU, la memoria y dispositivos periféricos
que corre a la velocidad de la CPU.
 Bus de direcciones.
(Conocido como bus de memoria) Trasporta las
direcciones de memoria al que el procesador desea
acceder, para leer o escribir datos, se trata de un bus
unidireccional

12.  Bus de datos.
Mueve los datos entre los dispositivos de hardware,
transfiere tanto las instrucciones que provienen del
procesador como las que se dirigen hacia el , se trata de
un bus bidireccional. La transferencia es controlada por
el controlador PCI.
 Bus de control.
Transporta las ordenes y las señales que provienen de la
unidad de control y viajan hacia los distintos
componentes de hardware. Se trata de un bus
bidireccional.

13. Métodos de conexión de un dispositivo
con el bus local del microprocesador

 Conexión directa.
 Restricciones:
 Dependencia del procesador.
 Solo puede ser utilizado un dispositivo local para evitar
problemas de impedancia por extra carga
 No permite transferencias de datos entre la CPU y otro
dispositivos mientras el dispositivo conectado mantenga
transferencias con otros dispositivos.

14.  Conexión mediante buffer.
 Mejoras respecto a la conexión directa.
 No es posible la utilización simultanea del bus local del
procesador y bus local con buffer.
 Conexión con filosofía de estación de trabajo.
 Mejoras respecto a loa anteriores.
 Introducción de un cache de nivel 2 unida a un puente para
adaptar las velocidades de transferencia entre el bus local del
procesador y el bus de entrada/salida de alta velocidad
 Independencia del procesador que implementa la CPU