SlideShare una empresa de Scribd logo
1 de 15
UNIVERSIDAD TÉCNICA
DE MACHALA
Unidad Académica de Ciencias Químicas y de la Salud
Carrera de Enfermería
Primer semestre “B”
TEMA:
PROCESADORES
INTEGRANTES:
Danny Erick Garay Vargas.
Tannia Carmelina Vásquez Aguilar.
Gisella Lizbeth Villacís Ángel.
Wellington John Vinces Hurtado.
DOCENTE:
Ing. Karina García.
AÑO:
2014 - 2015
Arquitectura de Buses.
En Arquitectura de computadores, el bus es un
Sistema digital que transfiere datos entre los
componentes de un Ordenador o entre ordenadores.
Está formado por cables o pistas en un Circuito
impreso", dispositivos como Resistor y Condensador
eléctrico además de Circuitos integrados.
En los primeros computadores electrónicos, todos los buses eran de tipo paralelo, de
manera que la comunicación entre las partes de computador se hacía por medio de cintas
o muchas pistas en el circuito impreso, en los cuales cada conductor tiene una función fija
y la conexión es sencilla requiriendo únicamente puertos de entrada y de salida para cada
dispositivo.
La tendencia en los últimos años es el uso de buses seriales como el USB, Custom
Firewire (aún no redactado) para comunicaciones con periféricos y el reemplazo de buses
paralelos para conectar toda clase de dispositivos, incluyendo el Microprocesador con el
Chipset en la propia placa base. Son conexiones con lógica compleja que requieren en
algunos casos gran poder de cómputo en los propios dispositivos, pero que poseen
grandes ventajas frente al bus paralelo que es menos inteligente.
Existen diversas especificaciones de bus que definen un conjunto de características
mecánicas como conectores, cables y tarjetas, además de protocolos eléctricos y de
señales.
Funcionamiento.
La función del Bus es la de permitir la conexión lógica entre distintos subsistemas de un
sistema digital, enviando datos entre dispositivos de distintos órdenes: desde dentro de
los mismos circuitos integrados, hasta equipos digitales completos que forman parte de
supercomputadoras. La mayoría de los buses están basados en conductores metálicos
por los cuales se trasmiten señales eléctricas que son enviadas y recibidas con la ayuda
de integrados que poseen una interfaz del bus dado y se encargan de manejar las
señales y entregarlas como datos útiles. Las señales digitales que se trasmiten son de
datos, de direcciones o señales de control.
Los buses definen su capacidad de acuerdo a la frecuencia máxima de envío y al ancho
de los datos. Por lo general estos valores son inversamente proporcionales: si se tiene
una alta frecuencia, el ancho de datos debe ser pequeño. Esto se debe a que la
interferencia entre las señales (crosstalk) y la dificultad de Sesgo de reloj, crecen con la
frecuencia, de manera que un bus con pocas señales es menos susceptible a esos
problemas y puede funcionar a alta velocidad.
Todos los buses de computador tienen funciones especiales como las Interrupciones y las
DMA que permiten que un dispositivo periférico acceda a una CPU o a la memoria usando
el mínimo de recursos.
HyperTransport (HT).
También conocido como Lightning Data Transport (LDT) es una tecnología de
comunicaciones bidireccional, que funciona tanto en serie como en paralelo, y que ofrece
un gran ancho de banda en conexiones punto a punto de baja Latencia. Se publicó el 2 de
abril de 2001.
Esta tecnología se aplica en la comunicación entre chips de un Circuito integrado
ofreciendo un enlace (ó Bus (Informática)) avanzado de alta velocidad y alto desempeño;
es una conexión universal que está diseñada para reducir el número de Bus (Informática)
dentro de un sistema, suministrando un enlace de alto rendimiento a las aplicaciones
incorporadas y facilitando sistemas de Multiprocesamiento altamente escalables.
Front-side bus.
El front-side bus, también conocido por su Acrónimo FSB (del Idioma inglés literalmente
"bus de la parte frontal"), es el tipo de Bus (informática) usado como bus principal en
algunos de los Microprocesador de la marca Intel para comunicarse con el Circuito
integrado auxiliar.
Ese bus incluye señales de datos, direcciones y control, así como señales de reloj que
sincronizan su funcionamiento. En los nuevos procesadores de Intel y hace tiempo en los
de Advanced Micro Devices se usan otros tipos de buses como el Intel QuickPath
Interconnect y el HyperTransport respectivamente.
Primera Generación.
Los primeros computadores tenían 2 sistemas de
buses, uno para la memoria y otro para los demás
dispositivos. La CPU tenía que acceder a dos
sistemas con instrucciones para cada uno, protocolos
y sincronizaciones diferentes. La empresa DEC notó
que el uso de dos buses no era necesario si se
combinaban las direcciones de memoria con los de los
periféricos en un solo espacio de memoria (E/S
mapeada en memoria), de manera que la arquitectura se simplificaba ahorrando costos
de fabricación en equipos fabricados en masa, como eran los primeros Minicomputador.
Los primeros Microcomputador se basaban en la conexión de varias tarjetas de circuito
impreso a un bus Backplane pasivo que servía de eje al sistema. En ese bus se
conectaba la tarjeta de CPU que realiza las funciones de árbitro de las comunicaciones
con las demás tarjetas de dispositivo conectadas; las tarjetas incluían la memoria,
controladoras de diskette y disco, adaptadores de vídeo. La CPU escribía o leía los datos
apuntando a la dirección que tuviera el dispositivo buscado en el espacio único de
direcciones haciendo que la información fluyera a través del bus principal. Entre las
implementaciones más conocidas, están los buses Bus S-100 y el Bus ISA usados en
varios microcomputadores de los 70's y 80's. En ambos, el bus era simplemente una
extensión del bus del procesador de manera que funcionaba a la misma frecuencia. Por
ejemplo en los sistemas con procesador Intel 80286 el bus ISA tenía 6 u 8 MHz de
frecuencia dependiendo del procesador.
Segunda generación.
El hecho de que el bus fuera pasivo y que usara la CPU como control, representaba
varios problemas para la ampliación y modernización de cualquier sistema con esa
arquitectura. Además que la C PU utilizaba una parte considerable de su potencia en
controlar el bus.
Desde que los procesadores empezaron a funcionar con frecuencias más altas, se hizo
necesario jerarquizar los buses de acuerdo a su frecuencia: se creó el concepto de bus de
sistema (conexión entre el procesador y la RAM) y de buses de expansión, haciendo
necesario el uso de un Circuito integrado auxiliar para conectar todo tipo de computadoras
no se utiliza el circuito integrado.El bus ISA utilizado como Backplane en el PC IBM
original pasó de ser un bus de sistema a uno de expansión, dejando su arbitraje a un
integrado del chipset e implementando un bus a una frecuencia más alta para conectar la
memoria con el procesador.
En cambio, el bus Nubus era independiente desde su creación, tenía un controlador
propio y presentaba una interfaz estandar al resto del sistema, permitiendo su inclusión en
diferentes arquitecturas. Fue usado en diversos equipos, incluyendo algunos de Apple y
se caracterizaba por tener un ancho de 32 bits y algunas capacidades Plug and Play
(autoconfiguración), que lo hacían muy versátil y adelantado a su tiempo. Entre otros
ejemplos de estos buses autónomos, están el AGP y el bus PCI.
Tercera generación.
Los buses de tercera generación se caracterizan por tener conexiones punto a punto, a
diferencia de los buses arriba nombrados en los que se comparten señales de reloj, y
otras partes del bus. Esto se logra reduciendo fuertemente el número de conexiones que
presenta cada dispositivo usando interfaces seriales. Entonces cada dispositivo puede
negociar las características de enlace al inicio de la conexión y en algunos casos de
manera dinámica, al igual que sucede en las redes de comunicaciones. Entre los
ejemplos más notables, están los buses PCI-Express, el Infiniband y el HyperTransport.
Tipos de Bus.
Existen dos grandes tipos
clasificados por el método de
envío de la información: bus
paralelo o serial.
Hay diferencias en el desempeño
y hasta hace unos años se
consideraba que el uso apropiado
dependía de la longitud física de la conexión: para cortas distancias el bus paralelo, para
largas el serial.
Bus paralelo: Es un bus en el cual los datos son enviados por bytes al mismo tiempo,
con la ayuda de varias líneas que tienen funciones fijas. La cantidad de datos enviada es
bastante grande con una frecuencia moderada y es igual al ancho de los datos por la
frecuencia de funcionamiento. En los computadores ha sido usado de manera intensiva,
desde el bus del procesador, los buses de discos du ros, tarjetas de expansión y de vídeo,
hasta las impresoras.
El Front Side Bus de los procesadores Intel es un bus de este tipo y como cualquier bus
presenta unas f unciones en líneas dedicadas: · Las Líneas de Dirección son las
encargadas de indicar la posición de memoria o el dispositivo con el que se desea
establecer comunicación. · Las Líneas de Control son las encargadas de enviar señales
de arbitraje entre los dispositivos.
Entre las más importantes están las líneas de interrupción, DMA y los indicadores de
estado. · Las Líneas de Datos trasmiten los bits, de manera que por lo general un bus
tiene un ancho que es potencia de 2.Un bus paralelo tiene conexiones físicas complejas,
pero la lógica es sencilla, que lo hace útil en sistemas con poco poder de cómputo.
En los primeros microcomputadores, el bus era simplemente la extensión del bus del
procesador y los demás integrados "escuchan" las líneas de direcciones, en espera de
recibir instrucciones. En el PC IBM original, el diseño del bus fue determinante a la hora
de elegir un procesador con I/O de 8 bits (Intel 8088), sobre uno de 16 (el 8086), porque
era posible usar hardware diseñado para otros procesadores, abaratando el producto.
Bus serial: En este los datos son enviados, bit a bit y se reconstruyen por medio de
registros o rutinas de software. Está formado por pocos conductores y su ancho de banda
depende de la frecuencia. Es usado desde hace menos de 10 años en buses para discos
duros, tarjetas de expansión y para el bus del procesador.
Dual-Core.
Intel hizo un Dual Core con el modelo Pentium-D (su
primer Dual Core), que eran básicamente 2 Pentium 4
dentro del mismo encapsulado de cerámica, aunque
no en el mismo encapsulado de silicio, por lo que
tienen que unirse por Front Side Bus. Más tarde, Intel
remodelaría con Core Duo y después con Core 2 Duo.
Nuevamente, Intel apuesta por una gama nueva de
Dual-Core basados en la eficiencia de su siguiente
modelo Core.
Funcionamiento de un Dual Core.
Cómo está diseñado.
Existen dos duvanes idénticos en un mismo salon integrado o chip, trabajando a la misma
velocidad, aunque pudiendo ajustarse cada una según la carga y controlador que lo
gobierne. Por defecto, si no se le indica bajo un kernel de UNIX/Linux o no se le instalan
controladores bajo Windows, trabajan al máximo rendimiento. En el caso de Linux, el
demonio ACPID puede ajustar automáticamente la tasa de la CPU para bajar el
consumo/calor generado, pero esto puede deshabilitarse tanto por un nuevo kernel como
por el uso de cpufreq-select. En el caso de otros sistemas UNIX, como BSD, la tasa lo
ajusta automáticamente el demonio powerd.
La aparición del doble núcleo redujo la velocidad punta en cada uno de ellos, (por
ejemplo, un núcleo sencillo de 3GHz fue reemplazado por un núcleo dual de 2,2GHz x2),
pero esta reducción podría no verse afectada directamente en el rendimiento, ya que
depende del tipo de núcleo de CPU que tenga instalado, así como el nivel de caché y
velocidad de FSB. También importa, como se comenta en el siguiente punto, si la
aplicación soporta el trabajo conjunto (en paralelo) con varias CPU y si el sistema
operativo reparte bien la faena. Más adelante, la frecuencia de reloj fue aumentando,
hasta sobrepasar los 3GHz por núcleo.
Desde sus inicios con Opteron, AMD ya diseñó los núcleos para poder ampliarlos, sin que
los chips de silicio estén separados y, por lo tanto, para que trabajen conjuntamente a la
velocidad del procesador. Este es un punto a favor de AMD, ya que siempre ha creado
núcleos unidos, cosa que la competencia tuvo que desarrollar rápidamente.
La siguiente etapa en la evolución de las CPU para equipos domésticos se conoce
como Quad Core o núcleo cuádruple, unidades centrales de proceso con cuatro núcleos
interconectados, aunque AMD posee una versión en su gama Phenom de 3 núcleos, más
económico que el de 4. Y, para variar, poco a poco van sacando procesadores con más
núcleos. AMD en estas fechas ya comercializa procesadores (Opteron, para servidores)
de 6 y 12 núcleos, y se plantea para el 2012 procesadores con 16 núcleos.
Carga.
Las CPU de doble núcleo, dependiendo del sistema operativo que los gobierne, reparten
la carga de transacciones aumentando la velocidad de proceso y el rendimiento. También
y según la aplicación, pueden trabajar ambos núcleos (o los que tenga un procesador)
para desarrollar cálculos paralelamente, ya que se trata de un clúster de núcleos
(véase: PVM, MPI). A diferencia de la tecnología HyperThreading, que no es más que una
simulación de dos núcleos virtuales sobre uno real, Dual Core son dos núcleos reales.
Intel Core i3.
Core i3 es una línea de microprocesadores Intel de
gama baja fabricados a 32 nm, los primeros se
empezaron a comercializar a principios de 2010.
Tecnología.
El 7 de enero de 2010, Intel lanzó el primer procesador Core i3:1 son procesadores de
doble núcleo con procesador gráfico integrado, la GPU, denominada Intel HD que
funciona a 733 MHz. Poseen 4 MiB de caché de nivel 2, y controlador de memoria para
DDR3 hasta 1,33 GHz. La función Turbo Boost no está habilitada, pero la tecnología
Hyper-Threading se encuentra activada.
Nombre en
clave
Modelo/s Núcleos
Caché nivel
3
Zócalo TDP E/S Bus
Clarkdale Core i3-5xx
2
4 MiB
LGA
1156
73
W
Direct Media
Interface,
GPU integradaArrandale
Core i3-
3xxM
3 MiB
µPGA-
989
35
W
Intel Core i5.
Core i5 es una marca utilizada por Intel para varios
microprocesadores, los primeros se introdujeron a finales de
2009. Se coloca entre los básicos Core i3 y Core 2 y los de
gama alta Core i7 y Xeon.
Cores.
El 8 de septiembre de 2009, Intel lanzó el primer procesador Core i5: El Core i5 750, que
es un procesador de 2,66 GHz Lynnfield cuádruple núcleo con tecnología Hyper-
Threading desactivada. Los Core i5 Lynnfield tienen una caché L3 de 8 MiB, un bus DMI
funcionando a 2,5 GT/S y soporte para memoria en doble canal DDR3-800/1066/1333.
Los mismos procesadores con diferentes conjuntos de características (frecuencias de
reloj de la tecnología Hyper-Threading y otras) activadas se venden como Core i7 8xx y
Xeon 3400, que no debe confundirse con la de gama alta series Core i7-9xx y Xeon 3500
que son los procesadores basados en Bloomfield.
Los procesadores Core i5-5xxx móviles se denominan Arrandale y están basados en los
Westmere de 32 nm, versión reducida de la microarquitectura Nehalem. Los procesadores
Arrandale tienen capacidad de gráficos integrados, pero sólo dos núcleos de procesador.
Fueron puestos en el mercado en enero de 2010, junto con los Core i7-6xx y Core i3-3xx
basados en el mismo chip. La caché L3 en Core i5-5xx se reduce a 3 MiB, mientras que el
Core i5-6xx utiliza el caché completo y el Core i3 3xx no soporta la tecnología Turbo
Boost. Clarkdale, la versión de escritorio de Arrandale, se vende como Core i5-6xx, junto
con los Core i3 y Pentium relacionados. Cuenta con la tecnología Hyper-Threading
habilitada y los 4 MiB completos de caché L3.
Intel Core i7. Intel Core i7 es una familia de procesadores 4 núcleos de la
arquitectura Intel x86-64, lanzados al comercio en 2008. Los Core i7 son los primeros
procesadores que usan la microarquitectura Nehalem de Intel y es el sucesor de la
familia Intel Core 2. El identificador Core i7 se aplica a la familia inicial de procesadores
con el nombre clave Bloomfield. El pseudónimo Core i7 no tiene un significado concreto,
pero continúa con el uso de la etiqueta Core. Estos procesadores, primero ensamblados
en Costa Rica, fueron comercializados el 17 de noviembre de 2008, y actualmente es
manufacturado en las plantas de fabricación que posee Intel en Arizona, Nuevo
México y Oregón.
Características de Core i7.
Nehalem representa el cambio de arquitectura más grande en la familia de procesadores
Intel x86 desde el Pentium Pro en 1995. La arquitectura Nehalem tiene muchas nuevas
características. La primera representa un cambio significativo desde el Core 2:
 FSB es reemplazado por la interfaz QuickPath en i7 (socket 1366), y sustituido a
su vez en i7, i5 e i3 (socket 1156) por el DMI eliminando el NorthBrige e
implementando puertos PCI Express (16 líneas en total) directamente, debido a
que es más complejo y caro. Las placas base deben utilizar un chipset que soporte
QuickPath. De momento solo está disponible para placas base de Asrock, Asus,
DFI, EVGA, GigaByte, Intel, MSI y XFX.
 El controlador de memoria se encuentra integrado en el mismo procesador.
 Memoria de tres canales (ancho de datos de 192 bits): cada canal puede soportar
una o dos memorias DIMM DDR3. Las placa base compatibles con Core i7 tienen
cuatro (3+1) o seis ranuras DIMM en lugar de dos o cuatro, y las DIMM deben ser
instaladas en grupos de tres, no dos.
 Soporte para DDR3 únicamente.
 Turbo Boost: Permite a los distintos núcleos acelerarse "inteligentemente" por sí
mismos cada 133 MHz por encima de su velocidad oficial, mientras que los
requerimientos térmicos y eléctricos de la CPU no sobrepasen los
predeterminados.
 Dispositivo Single-die: Los cuatro núcleos, el controlador de memoria, y
la caché se encuentran dentro del mismo encapsulado.
 HyperThreading reimplementado. Cada uno de los cuatro núcleos puede procesar
dos tareas simultáneamente, por tanto el procesador aparece como ocho CPU
desde elsistema operativo. Esta característica estaba presente en la antigua
microarquitectura Netburst introducida en los Pentium 4 HT.
 Solo una interfaz QuickPath: No concebida para placas base multiprocesador.
 Tecnología de proceso de 45 nm o 32 nm.
 731 millones de transistores (1.170 millones en el Core i7 980x, con 6 núcleos y 12
MiB de memoria caché).
 Sofisticada administración de energía, puede colocar un núcleo no utilizado en
modo sin energía.
 Capacidad de overclocking muy elevada (se puede acelerar sin problemas hasta
los 4-4,1 GHz).
Desventajas.
 El Core i7, o por lo menos, las placas base para el Core i7 comercializadas a partir
del 22 de noviembre de 2008, no son compatibles con ECC (Error checking and
correction) de memoria. Algunos expertos, como por ejemplo, Daniel Barrios,
recomiendan que sistemas sin soporte ECC no se usen para la computación
científica, y en general tampoco a menos que al usuario no le importen los errores
en los datos críticos.
 El Core i7 presenta un consumo máximo de 160W, con el consiguiente problema
térmico y exigencia de potencia en la fuente de alimentación (aunque tiene
un TDP de 130W). Como desventaja adicional, resulta más difícil llevar este
rendimiento a los ordenadores portátiles, enfrentándose así a únicamente 2 o 3
horas de batería.
Procesadores.
 Las velocidades de reloj listadas aquí son en modo normal. La velocidad en un
solo núcleo puede ser incrementada hasta 400 MHz cuando los otros están
desactivados.
 El multiplicador del microprocesador aumenta automáticamente cuando las
condiciones lo permiten, en los i7 920 pasa de 20 a 21, si está habilitado el modo
turbo.
 El 965 XE tiene multiplicadores separados para la memoria y los núcleos.
 Las velocidades de memoria de DDR3-2000 son posibles, pero no
soportadas por Intel.
 Se han informado de velocidades de reloj de hasta unos 4 GHz, pero aún
no están soportadas por Intel.
 El procesador tiene un Thermal Design Power de 130 W y se ralentizará a sí
mismo si es excedido. Esta característica puede ser deshabilitada.
 Los modelos Core i7 920, 940 y 965 Extreme, que aparecieron en el mercado el
mes de noviembre del 2008 en lotes de 1.000 unidades con unos precios de 284,
562 y 999 dólares respectivamente
Rendimiento.
Se ha utilizado un Core i7 940 a 2,93GHz en un benchmark en 3DMark Vantage dando
una puntuación de CPU de 17.966 El Core i7 920 a 2,66GHz da una puntuación de
16.294. En la anterior generación de procesadores Core, un Core 2 Quad Q9450 a
2,66GHz, se obtiene una puntuación de 11.131.
AnandTech ha probado el Intel QuickPath Interconnect (versión de 4,8 GT/s) y encontró
que el ancho de banda de copia usando triple-channel 1066 MHz DDR3 era de 12,0 GB/s.
Un sistema Core 2 Quad a 3,0 GHz usando dual-channel DDR3 a 1066 MHz logra 6,9
GB/s. La técnica del overclocking será posible con la serie 900 y una placa base equipada
con el chipset X58. En octubre de 2008, surgieron informes de que no será posible utilizar
el "rendimiento" DIMM DDR3 que requieren voltajes superiores a 1,65V porque el
controlador de memoria integrado en el núcleo i7 podría dañarse. Algunas pruebas, sin
embargo, han demostrado que el límite de voltaje no es aplicado, como en una placa MSI,
y los fabricantes pueden escoger enlazar el voltaje de la CPU a la memoria o no. Hacia el
final de ese mes, los vendedores de memoria de alto desempeño han anunciado kits de
memoria DDR3 1,65V con velocidades de hasta 2 GHz.
Algunos viejos artículos han sugerido que el diseño del i7 no es ideal para el desempeño
en juegos. En un test hecho en hardware filtrado, un Core i7 940 comparado a un QX9770
mostraba que el Core i7 es más lento que el Yorkfield ciclo a ciclo en 2 juegos mientras
que fue más rápido en otros dos. La diferencia en todos los casos es pequeña. Sin
embargo, pruebas más recientes hechas en todas las velocidades del hardware oficial con
controladores finales y revisiones de BIOS muestran que el Core i7 mínimamente vence al
Yorkfield ciclo a ciclo de reloj, y en muchos casos lo excede en un promedio del 17%.
En una prueba del Super PI 1 M monotarea, un Core i7 920 corriendo a 2,66 Ghz finalizó
la prueba en 15,36 segundos, mientras que un QX9770 (3,2 Ghz) la finalizó en 14,42
segundos, entonces el Core i7 ha ejecutado 15,5% menos instrucciones en esta prueba.
El Core i7 posee tres canales de memoria, y la velocidad de los mismos puede ser
escogida configurando el multiplicador de memoria. Sin embargo, en antiguos
benchmarks, cuando la velocidad es establecida más allá del umbral (1333 para un
965XE) el procesador solo accederá a dos canales de memoria simultáneamente. Un
965XE tiene mejor procesamiento de memoria con 3 módulos DDR3-1333 que con 3
DDR3-1600, y 2 módulos DDR3-1600 tienen casi el mismo rendimiento que 3 DDR3-
1600.
Puesto que el Core i7 es un procesador de cuatro núcleos, la
tecnología HyperThreading no produce ninguna mejora en la ejecución de cargas de
trabajo con menos de cinco tareas simultáneas cuando todos los núcleos están
encendidos, y algunas aplicaciones sufren una bajada en el rendimiento cuando
HyperThreading está activado. Esta tecnología ofrece su mejor rendimiento cuando la
carga de trabajo es de ocho o más tareas simultáneas.
WEB-GRAFÍA
 http://es.wikipedia.org/wiki/Bus_%28inform%C3%A1tica%29
 http://www.monografias.com/trabajos17/arquitectura-computadoras/arquitectura-
computadoras.shtml
 http://www.intel.la/content/www/xl/es/processors/processor-numbers.html

Más contenido relacionado

La actualidad más candente

La actualidad más candente (14)

Practica 4 de informatica buses tipo y arquitectura
Practica 4 de informatica buses tipo y arquitecturaPractica 4 de informatica buses tipo y arquitectura
Practica 4 de informatica buses tipo y arquitectura
 
La Tecnología
La TecnologíaLa Tecnología
La Tecnología
 
Tipos de buses
Tipos de busesTipos de buses
Tipos de buses
 
Buses
BusesBuses
Buses
 
Informe sobre Buses informaticos
Informe sobre Buses informaticosInforme sobre Buses informaticos
Informe sobre Buses informaticos
 
Buses de arquitectura INFORME
Buses de arquitectura INFORMEBuses de arquitectura INFORME
Buses de arquitectura INFORME
 
Tipos de buses y microprocesadores
Tipos de buses y microprocesadoresTipos de buses y microprocesadores
Tipos de buses y microprocesadores
 
Tipos de buses
Tipos de busesTipos de buses
Tipos de buses
 
Bus de datos
Bus de datosBus de datos
Bus de datos
 
Buses De Datos
Buses De DatosBuses De Datos
Buses De Datos
 
Buses
Buses Buses
Buses
 
Buses o canales
Buses o canalesBuses o canales
Buses o canales
 
Diapositivas bus, tipos de buses, arquitectura
Diapositivas bus, tipos de buses, arquitecturaDiapositivas bus, tipos de buses, arquitectura
Diapositivas bus, tipos de buses, arquitectura
 
Los buses XI a informatica
Los buses XI a informaticaLos buses XI a informatica
Los buses XI a informatica
 

Similar a EXPOSICION

1.2.1.-Buses
1.2.1.-Buses1.2.1.-Buses
1.2.1.-BusesSpiderHal
 
1.2.1 - Buses
1.2.1 - Buses1.2.1 - Buses
1.2.1 - BusesSpiderHal
 
Equipo 6 buses
Equipo 6 busesEquipo 6 buses
Equipo 6 busesgabo
 
Bus de datos, dirección y control
Bus de datos, dirección y controlBus de datos, dirección y control
Bus de datos, dirección y controlJulian1784
 
Buses de datos SATA O ATA / IDE
Buses de datos SATA O ATA / IDEBuses de datos SATA O ATA / IDE
Buses de datos SATA O ATA / IDEbarthsimpson
 
7. Buses Y Conectores De Datos
7. Buses Y Conectores De Datos7. Buses Y Conectores De Datos
7. Buses Y Conectores De DatosCANDIDO RUIZ
 
Presentaxcion de diapòsitivas
Presentaxcion de diapòsitivasPresentaxcion de diapòsitivas
Presentaxcion de diapòsitivasherman calva
 
Infor Escr
Infor EscrInfor Escr
Infor Escrcatszafi
 
Practica de buses y arquitecturas
Practica de buses y arquitecturasPractica de buses y arquitecturas
Practica de buses y arquitecturasgaesbaby88
 
PRACTICA DE BUSES
PRACTICA DE BUSESPRACTICA DE BUSES
PRACTICA DE BUSESMafersita06
 
Lllllllllllllllllllllllllllll
LllllllllllllllllllllllllllllLllllllllllllllllllllllllllll
Lllllllllllllllllllllllllllllmirydu
 
7 busesyconectoresdedatos-090712055824-phpapp01
7 busesyconectoresdedatos-090712055824-phpapp017 busesyconectoresdedatos-090712055824-phpapp01
7 busesyconectoresdedatos-090712055824-phpapp01Lour Nikol
 
PRACTICA 4 DE BUSES
PRACTICA 4 DE BUSES PRACTICA 4 DE BUSES
PRACTICA 4 DE BUSES LADY MORALES
 
Organizacion de entrada y salida
Organizacion de entrada y salidaOrganizacion de entrada y salida
Organizacion de entrada y salidaemiliobattista
 
Practica de buses
Practica de busesPractica de buses
Practica de busesNuria Villa
 
Practica de buses
Practica de busesPractica de buses
Practica de busesNuria Villa
 

Similar a EXPOSICION (20)

1.2.1.-Buses
1.2.1.-Buses1.2.1.-Buses
1.2.1.-Buses
 
1.2.1 - Buses
1.2.1 - Buses1.2.1 - Buses
1.2.1 - Buses
 
Informe de TIC
Informe de TICInforme de TIC
Informe de TIC
 
Equipo 6 buses
Equipo 6 busesEquipo 6 buses
Equipo 6 buses
 
Sistema de interconexion interna
Sistema de interconexion internaSistema de interconexion interna
Sistema de interconexion interna
 
Bus de datos, dirección y control
Bus de datos, dirección y controlBus de datos, dirección y control
Bus de datos, dirección y control
 
Dia positivas
Dia positivasDia positivas
Dia positivas
 
Buses de datos SATA O ATA / IDE
Buses de datos SATA O ATA / IDEBuses de datos SATA O ATA / IDE
Buses de datos SATA O ATA / IDE
 
7. Buses Y Conectores De Datos
7. Buses Y Conectores De Datos7. Buses Y Conectores De Datos
7. Buses Y Conectores De Datos
 
Presentaxcion de diapòsitivas
Presentaxcion de diapòsitivasPresentaxcion de diapòsitivas
Presentaxcion de diapòsitivas
 
Infor Escr
Infor EscrInfor Escr
Infor Escr
 
Practica de buses y arquitecturas
Practica de buses y arquitecturasPractica de buses y arquitecturas
Practica de buses y arquitecturas
 
Buses
BusesBuses
Buses
 
PRACTICA DE BUSES
PRACTICA DE BUSESPRACTICA DE BUSES
PRACTICA DE BUSES
 
Lllllllllllllllllllllllllllll
LllllllllllllllllllllllllllllLllllllllllllllllllllllllllll
Lllllllllllllllllllllllllllll
 
7 busesyconectoresdedatos-090712055824-phpapp01
7 busesyconectoresdedatos-090712055824-phpapp017 busesyconectoresdedatos-090712055824-phpapp01
7 busesyconectoresdedatos-090712055824-phpapp01
 
PRACTICA 4 DE BUSES
PRACTICA 4 DE BUSES PRACTICA 4 DE BUSES
PRACTICA 4 DE BUSES
 
Organizacion de entrada y salida
Organizacion de entrada y salidaOrganizacion de entrada y salida
Organizacion de entrada y salida
 
Practica de buses
Practica de busesPractica de buses
Practica de buses
 
Practica de buses
Practica de busesPractica de buses
Practica de buses
 

Más de Karito Chapa

Syllabus informatica-ii-octubre2015
Syllabus informatica-ii-octubre2015Syllabus informatica-ii-octubre2015
Syllabus informatica-ii-octubre2015Karito Chapa
 
Libro1 EJERCICIOS
Libro1 EJERCICIOS Libro1 EJERCICIOS
Libro1 EJERCICIOS Karito Chapa
 
Preliminares para-el-portafolio
Preliminares para-el-portafolioPreliminares para-el-portafolio
Preliminares para-el-portafolioKarito Chapa
 
Guia del-estudiante-informatica-i enfermeria-1_ro
Guia del-estudiante-informatica-i enfermeria-1_roGuia del-estudiante-informatica-i enfermeria-1_ro
Guia del-estudiante-informatica-i enfermeria-1_roKarito Chapa
 
Syllabus informática i 2014 semestre iip (2)
Syllabus informática i 2014 semestre iip (2)Syllabus informática i 2014 semestre iip (2)
Syllabus informática i 2014 semestre iip (2)Karito Chapa
 

Más de Karito Chapa (12)

Syllabus informatica-ii-octubre2015
Syllabus informatica-ii-octubre2015Syllabus informatica-ii-octubre2015
Syllabus informatica-ii-octubre2015
 
Deber karen
Deber karenDeber karen
Deber karen
 
Libro1 EJERCICIOS
Libro1 EJERCICIOS Libro1 EJERCICIOS
Libro1 EJERCICIOS
 
EXPOSICION
EXPOSICIONEXPOSICION
EXPOSICION
 
DIAPOSITIVAS
DIAPOSITIVASDIAPOSITIVAS
DIAPOSITIVAS
 
EXPOSICION
EXPOSICIONEXPOSICION
EXPOSICION
 
DIAPOSITIVAS
DIAPOSITIVASDIAPOSITIVAS
DIAPOSITIVAS
 
DIAPOSITIVAS
DIAPOSITIVASDIAPOSITIVAS
DIAPOSITIVAS
 
GRUPO 1
GRUPO 1GRUPO 1
GRUPO 1
 
Preliminares para-el-portafolio
Preliminares para-el-portafolioPreliminares para-el-portafolio
Preliminares para-el-portafolio
 
Guia del-estudiante-informatica-i enfermeria-1_ro
Guia del-estudiante-informatica-i enfermeria-1_roGuia del-estudiante-informatica-i enfermeria-1_ro
Guia del-estudiante-informatica-i enfermeria-1_ro
 
Syllabus informática i 2014 semestre iip (2)
Syllabus informática i 2014 semestre iip (2)Syllabus informática i 2014 semestre iip (2)
Syllabus informática i 2014 semestre iip (2)
 

Último

DE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.ppt
DE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.pptDE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.ppt
DE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.pptELENA GALLARDO PAÚLS
 
RAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIA
RAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIARAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIA
RAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIACarlos Campaña Montenegro
 
TIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptx
TIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptxTIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptx
TIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptxlclcarmen
 
30-de-abril-plebiscito-1902_240420_104511.pdf
30-de-abril-plebiscito-1902_240420_104511.pdf30-de-abril-plebiscito-1902_240420_104511.pdf
30-de-abril-plebiscito-1902_240420_104511.pdfgimenanahuel
 
PRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptx
PRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptxPRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptx
PRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptxinformacionasapespu
 
texto argumentativo, ejemplos y ejercicios prácticos
texto argumentativo, ejemplos y ejercicios prácticostexto argumentativo, ejemplos y ejercicios prácticos
texto argumentativo, ejemplos y ejercicios prácticosisabeltrejoros
 
CALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDADCALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDADauxsoporte
 
Historia y técnica del collage en el arte
Historia y técnica del collage en el arteHistoria y técnica del collage en el arte
Historia y técnica del collage en el arteRaquel Martín Contreras
 
cortes de luz abril 2024 en la provincia de tungurahua
cortes de luz abril 2024 en la provincia de tungurahuacortes de luz abril 2024 en la provincia de tungurahua
cortes de luz abril 2024 en la provincia de tungurahuaDANNYISAACCARVAJALGA
 
GLOSAS Y PALABRAS ACTO 2 DE ABRIL 2024.docx
GLOSAS  Y PALABRAS ACTO 2 DE ABRIL 2024.docxGLOSAS  Y PALABRAS ACTO 2 DE ABRIL 2024.docx
GLOSAS Y PALABRAS ACTO 2 DE ABRIL 2024.docxAleParedes11
 
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfSELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfAngélica Soledad Vega Ramírez
 
Registro Auxiliar - Primaria 2024 (1).pptx
Registro Auxiliar - Primaria  2024 (1).pptxRegistro Auxiliar - Primaria  2024 (1).pptx
Registro Auxiliar - Primaria 2024 (1).pptxFelicitasAsuncionDia
 
La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.amayarogel
 
2024 - Expo Visibles - Visibilidad Lesbica.pdf
2024 - Expo Visibles - Visibilidad Lesbica.pdf2024 - Expo Visibles - Visibilidad Lesbica.pdf
2024 - Expo Visibles - Visibilidad Lesbica.pdfBaker Publishing Company
 
el CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyz
el CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyzel CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyz
el CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyzprofefilete
 
Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Lourdes Feria
 

Último (20)

DE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.ppt
DE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.pptDE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.ppt
DE LAS OLIMPIADAS GRIEGAS A LAS DEL MUNDO MODERNO.ppt
 
RAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIA
RAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIARAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIA
RAIZ CUADRADA Y CUBICA PARA NIÑOS DE PRIMARIA
 
TIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptx
TIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptxTIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptx
TIPOLOGÍA TEXTUAL- EXPOSICIÓN Y ARGUMENTACIÓN.pptx
 
30-de-abril-plebiscito-1902_240420_104511.pdf
30-de-abril-plebiscito-1902_240420_104511.pdf30-de-abril-plebiscito-1902_240420_104511.pdf
30-de-abril-plebiscito-1902_240420_104511.pdf
 
PRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptx
PRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptxPRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptx
PRIMER SEMESTRE 2024 ASAMBLEA DEPARTAMENTAL.pptx
 
texto argumentativo, ejemplos y ejercicios prácticos
texto argumentativo, ejemplos y ejercicios prácticostexto argumentativo, ejemplos y ejercicios prácticos
texto argumentativo, ejemplos y ejercicios prácticos
 
CALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDADCALENDARIZACION DE MAYO / RESPONSABILIDAD
CALENDARIZACION DE MAYO / RESPONSABILIDAD
 
Historia y técnica del collage en el arte
Historia y técnica del collage en el arteHistoria y técnica del collage en el arte
Historia y técnica del collage en el arte
 
Defendamos la verdad. La defensa es importante.
Defendamos la verdad. La defensa es importante.Defendamos la verdad. La defensa es importante.
Defendamos la verdad. La defensa es importante.
 
Presentacion Metodología de Enseñanza Multigrado
Presentacion Metodología de Enseñanza MultigradoPresentacion Metodología de Enseñanza Multigrado
Presentacion Metodología de Enseñanza Multigrado
 
cortes de luz abril 2024 en la provincia de tungurahua
cortes de luz abril 2024 en la provincia de tungurahuacortes de luz abril 2024 en la provincia de tungurahua
cortes de luz abril 2024 en la provincia de tungurahua
 
Power Point: "Defendamos la verdad".pptx
Power Point: "Defendamos la verdad".pptxPower Point: "Defendamos la verdad".pptx
Power Point: "Defendamos la verdad".pptx
 
GLOSAS Y PALABRAS ACTO 2 DE ABRIL 2024.docx
GLOSAS  Y PALABRAS ACTO 2 DE ABRIL 2024.docxGLOSAS  Y PALABRAS ACTO 2 DE ABRIL 2024.docx
GLOSAS Y PALABRAS ACTO 2 DE ABRIL 2024.docx
 
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdfSELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
SELECCIÓN DE LA MUESTRA Y MUESTREO EN INVESTIGACIÓN CUALITATIVA.pdf
 
Registro Auxiliar - Primaria 2024 (1).pptx
Registro Auxiliar - Primaria  2024 (1).pptxRegistro Auxiliar - Primaria  2024 (1).pptx
Registro Auxiliar - Primaria 2024 (1).pptx
 
La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.La triple Naturaleza del Hombre estudio.
La triple Naturaleza del Hombre estudio.
 
2024 - Expo Visibles - Visibilidad Lesbica.pdf
2024 - Expo Visibles - Visibilidad Lesbica.pdf2024 - Expo Visibles - Visibilidad Lesbica.pdf
2024 - Expo Visibles - Visibilidad Lesbica.pdf
 
el CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyz
el CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyzel CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyz
el CTE 6 DOCENTES 2 2023-2024abcdefghijoklmnñopqrstuvwxyz
 
Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...Caja de herramientas de inteligencia artificial para la academia y la investi...
Caja de herramientas de inteligencia artificial para la academia y la investi...
 
Sesión de clase: Defendamos la verdad.pdf
Sesión de clase: Defendamos la verdad.pdfSesión de clase: Defendamos la verdad.pdf
Sesión de clase: Defendamos la verdad.pdf
 

EXPOSICION

  • 1. UNIVERSIDAD TÉCNICA DE MACHALA Unidad Académica de Ciencias Químicas y de la Salud Carrera de Enfermería Primer semestre “B” TEMA: PROCESADORES INTEGRANTES: Danny Erick Garay Vargas. Tannia Carmelina Vásquez Aguilar. Gisella Lizbeth Villacís Ángel. Wellington John Vinces Hurtado. DOCENTE: Ing. Karina García.
  • 2. AÑO: 2014 - 2015 Arquitectura de Buses. En Arquitectura de computadores, el bus es un Sistema digital que transfiere datos entre los componentes de un Ordenador o entre ordenadores. Está formado por cables o pistas en un Circuito impreso", dispositivos como Resistor y Condensador eléctrico además de Circuitos integrados. En los primeros computadores electrónicos, todos los buses eran de tipo paralelo, de manera que la comunicación entre las partes de computador se hacía por medio de cintas o muchas pistas en el circuito impreso, en los cuales cada conductor tiene una función fija y la conexión es sencilla requiriendo únicamente puertos de entrada y de salida para cada dispositivo. La tendencia en los últimos años es el uso de buses seriales como el USB, Custom Firewire (aún no redactado) para comunicaciones con periféricos y el reemplazo de buses paralelos para conectar toda clase de dispositivos, incluyendo el Microprocesador con el Chipset en la propia placa base. Son conexiones con lógica compleja que requieren en algunos casos gran poder de cómputo en los propios dispositivos, pero que poseen grandes ventajas frente al bus paralelo que es menos inteligente. Existen diversas especificaciones de bus que definen un conjunto de características mecánicas como conectores, cables y tarjetas, además de protocolos eléctricos y de señales. Funcionamiento.
  • 3. La función del Bus es la de permitir la conexión lógica entre distintos subsistemas de un sistema digital, enviando datos entre dispositivos de distintos órdenes: desde dentro de los mismos circuitos integrados, hasta equipos digitales completos que forman parte de supercomputadoras. La mayoría de los buses están basados en conductores metálicos por los cuales se trasmiten señales eléctricas que son enviadas y recibidas con la ayuda de integrados que poseen una interfaz del bus dado y se encargan de manejar las señales y entregarlas como datos útiles. Las señales digitales que se trasmiten son de datos, de direcciones o señales de control. Los buses definen su capacidad de acuerdo a la frecuencia máxima de envío y al ancho de los datos. Por lo general estos valores son inversamente proporcionales: si se tiene una alta frecuencia, el ancho de datos debe ser pequeño. Esto se debe a que la interferencia entre las señales (crosstalk) y la dificultad de Sesgo de reloj, crecen con la frecuencia, de manera que un bus con pocas señales es menos susceptible a esos problemas y puede funcionar a alta velocidad. Todos los buses de computador tienen funciones especiales como las Interrupciones y las DMA que permiten que un dispositivo periférico acceda a una CPU o a la memoria usando el mínimo de recursos. HyperTransport (HT). También conocido como Lightning Data Transport (LDT) es una tecnología de comunicaciones bidireccional, que funciona tanto en serie como en paralelo, y que ofrece un gran ancho de banda en conexiones punto a punto de baja Latencia. Se publicó el 2 de abril de 2001. Esta tecnología se aplica en la comunicación entre chips de un Circuito integrado ofreciendo un enlace (ó Bus (Informática)) avanzado de alta velocidad y alto desempeño; es una conexión universal que está diseñada para reducir el número de Bus (Informática) dentro de un sistema, suministrando un enlace de alto rendimiento a las aplicaciones incorporadas y facilitando sistemas de Multiprocesamiento altamente escalables. Front-side bus.
  • 4. El front-side bus, también conocido por su Acrónimo FSB (del Idioma inglés literalmente "bus de la parte frontal"), es el tipo de Bus (informática) usado como bus principal en algunos de los Microprocesador de la marca Intel para comunicarse con el Circuito integrado auxiliar. Ese bus incluye señales de datos, direcciones y control, así como señales de reloj que sincronizan su funcionamiento. En los nuevos procesadores de Intel y hace tiempo en los de Advanced Micro Devices se usan otros tipos de buses como el Intel QuickPath Interconnect y el HyperTransport respectivamente. Primera Generación. Los primeros computadores tenían 2 sistemas de buses, uno para la memoria y otro para los demás dispositivos. La CPU tenía que acceder a dos sistemas con instrucciones para cada uno, protocolos y sincronizaciones diferentes. La empresa DEC notó que el uso de dos buses no era necesario si se combinaban las direcciones de memoria con los de los periféricos en un solo espacio de memoria (E/S mapeada en memoria), de manera que la arquitectura se simplificaba ahorrando costos de fabricación en equipos fabricados en masa, como eran los primeros Minicomputador. Los primeros Microcomputador se basaban en la conexión de varias tarjetas de circuito impreso a un bus Backplane pasivo que servía de eje al sistema. En ese bus se conectaba la tarjeta de CPU que realiza las funciones de árbitro de las comunicaciones con las demás tarjetas de dispositivo conectadas; las tarjetas incluían la memoria, controladoras de diskette y disco, adaptadores de vídeo. La CPU escribía o leía los datos apuntando a la dirección que tuviera el dispositivo buscado en el espacio único de direcciones haciendo que la información fluyera a través del bus principal. Entre las implementaciones más conocidas, están los buses Bus S-100 y el Bus ISA usados en varios microcomputadores de los 70's y 80's. En ambos, el bus era simplemente una extensión del bus del procesador de manera que funcionaba a la misma frecuencia. Por ejemplo en los sistemas con procesador Intel 80286 el bus ISA tenía 6 u 8 MHz de frecuencia dependiendo del procesador.
  • 5. Segunda generación. El hecho de que el bus fuera pasivo y que usara la CPU como control, representaba varios problemas para la ampliación y modernización de cualquier sistema con esa arquitectura. Además que la C PU utilizaba una parte considerable de su potencia en controlar el bus. Desde que los procesadores empezaron a funcionar con frecuencias más altas, se hizo necesario jerarquizar los buses de acuerdo a su frecuencia: se creó el concepto de bus de sistema (conexión entre el procesador y la RAM) y de buses de expansión, haciendo necesario el uso de un Circuito integrado auxiliar para conectar todo tipo de computadoras no se utiliza el circuito integrado.El bus ISA utilizado como Backplane en el PC IBM original pasó de ser un bus de sistema a uno de expansión, dejando su arbitraje a un integrado del chipset e implementando un bus a una frecuencia más alta para conectar la memoria con el procesador. En cambio, el bus Nubus era independiente desde su creación, tenía un controlador propio y presentaba una interfaz estandar al resto del sistema, permitiendo su inclusión en
  • 6. diferentes arquitecturas. Fue usado en diversos equipos, incluyendo algunos de Apple y se caracterizaba por tener un ancho de 32 bits y algunas capacidades Plug and Play (autoconfiguración), que lo hacían muy versátil y adelantado a su tiempo. Entre otros ejemplos de estos buses autónomos, están el AGP y el bus PCI. Tercera generación. Los buses de tercera generación se caracterizan por tener conexiones punto a punto, a diferencia de los buses arriba nombrados en los que se comparten señales de reloj, y otras partes del bus. Esto se logra reduciendo fuertemente el número de conexiones que presenta cada dispositivo usando interfaces seriales. Entonces cada dispositivo puede negociar las características de enlace al inicio de la conexión y en algunos casos de manera dinámica, al igual que sucede en las redes de comunicaciones. Entre los ejemplos más notables, están los buses PCI-Express, el Infiniband y el HyperTransport. Tipos de Bus. Existen dos grandes tipos clasificados por el método de envío de la información: bus paralelo o serial. Hay diferencias en el desempeño y hasta hace unos años se consideraba que el uso apropiado dependía de la longitud física de la conexión: para cortas distancias el bus paralelo, para largas el serial. Bus paralelo: Es un bus en el cual los datos son enviados por bytes al mismo tiempo, con la ayuda de varias líneas que tienen funciones fijas. La cantidad de datos enviada es bastante grande con una frecuencia moderada y es igual al ancho de los datos por la frecuencia de funcionamiento. En los computadores ha sido usado de manera intensiva, desde el bus del procesador, los buses de discos du ros, tarjetas de expansión y de vídeo, hasta las impresoras.
  • 7. El Front Side Bus de los procesadores Intel es un bus de este tipo y como cualquier bus presenta unas f unciones en líneas dedicadas: · Las Líneas de Dirección son las encargadas de indicar la posición de memoria o el dispositivo con el que se desea establecer comunicación. · Las Líneas de Control son las encargadas de enviar señales de arbitraje entre los dispositivos. Entre las más importantes están las líneas de interrupción, DMA y los indicadores de estado. · Las Líneas de Datos trasmiten los bits, de manera que por lo general un bus tiene un ancho que es potencia de 2.Un bus paralelo tiene conexiones físicas complejas, pero la lógica es sencilla, que lo hace útil en sistemas con poco poder de cómputo. En los primeros microcomputadores, el bus era simplemente la extensión del bus del procesador y los demás integrados "escuchan" las líneas de direcciones, en espera de recibir instrucciones. En el PC IBM original, el diseño del bus fue determinante a la hora de elegir un procesador con I/O de 8 bits (Intel 8088), sobre uno de 16 (el 8086), porque era posible usar hardware diseñado para otros procesadores, abaratando el producto. Bus serial: En este los datos son enviados, bit a bit y se reconstruyen por medio de registros o rutinas de software. Está formado por pocos conductores y su ancho de banda depende de la frecuencia. Es usado desde hace menos de 10 años en buses para discos duros, tarjetas de expansión y para el bus del procesador. Dual-Core. Intel hizo un Dual Core con el modelo Pentium-D (su primer Dual Core), que eran básicamente 2 Pentium 4 dentro del mismo encapsulado de cerámica, aunque no en el mismo encapsulado de silicio, por lo que tienen que unirse por Front Side Bus. Más tarde, Intel remodelaría con Core Duo y después con Core 2 Duo. Nuevamente, Intel apuesta por una gama nueva de Dual-Core basados en la eficiencia de su siguiente modelo Core. Funcionamiento de un Dual Core.
  • 8. Cómo está diseñado. Existen dos duvanes idénticos en un mismo salon integrado o chip, trabajando a la misma velocidad, aunque pudiendo ajustarse cada una según la carga y controlador que lo gobierne. Por defecto, si no se le indica bajo un kernel de UNIX/Linux o no se le instalan controladores bajo Windows, trabajan al máximo rendimiento. En el caso de Linux, el demonio ACPID puede ajustar automáticamente la tasa de la CPU para bajar el consumo/calor generado, pero esto puede deshabilitarse tanto por un nuevo kernel como por el uso de cpufreq-select. En el caso de otros sistemas UNIX, como BSD, la tasa lo ajusta automáticamente el demonio powerd. La aparición del doble núcleo redujo la velocidad punta en cada uno de ellos, (por ejemplo, un núcleo sencillo de 3GHz fue reemplazado por un núcleo dual de 2,2GHz x2), pero esta reducción podría no verse afectada directamente en el rendimiento, ya que depende del tipo de núcleo de CPU que tenga instalado, así como el nivel de caché y velocidad de FSB. También importa, como se comenta en el siguiente punto, si la aplicación soporta el trabajo conjunto (en paralelo) con varias CPU y si el sistema operativo reparte bien la faena. Más adelante, la frecuencia de reloj fue aumentando, hasta sobrepasar los 3GHz por núcleo. Desde sus inicios con Opteron, AMD ya diseñó los núcleos para poder ampliarlos, sin que los chips de silicio estén separados y, por lo tanto, para que trabajen conjuntamente a la velocidad del procesador. Este es un punto a favor de AMD, ya que siempre ha creado núcleos unidos, cosa que la competencia tuvo que desarrollar rápidamente. La siguiente etapa en la evolución de las CPU para equipos domésticos se conoce como Quad Core o núcleo cuádruple, unidades centrales de proceso con cuatro núcleos interconectados, aunque AMD posee una versión en su gama Phenom de 3 núcleos, más económico que el de 4. Y, para variar, poco a poco van sacando procesadores con más núcleos. AMD en estas fechas ya comercializa procesadores (Opteron, para servidores) de 6 y 12 núcleos, y se plantea para el 2012 procesadores con 16 núcleos. Carga.
  • 9. Las CPU de doble núcleo, dependiendo del sistema operativo que los gobierne, reparten la carga de transacciones aumentando la velocidad de proceso y el rendimiento. También y según la aplicación, pueden trabajar ambos núcleos (o los que tenga un procesador) para desarrollar cálculos paralelamente, ya que se trata de un clúster de núcleos (véase: PVM, MPI). A diferencia de la tecnología HyperThreading, que no es más que una simulación de dos núcleos virtuales sobre uno real, Dual Core son dos núcleos reales. Intel Core i3. Core i3 es una línea de microprocesadores Intel de gama baja fabricados a 32 nm, los primeros se empezaron a comercializar a principios de 2010. Tecnología. El 7 de enero de 2010, Intel lanzó el primer procesador Core i3:1 son procesadores de doble núcleo con procesador gráfico integrado, la GPU, denominada Intel HD que funciona a 733 MHz. Poseen 4 MiB de caché de nivel 2, y controlador de memoria para DDR3 hasta 1,33 GHz. La función Turbo Boost no está habilitada, pero la tecnología Hyper-Threading se encuentra activada. Nombre en clave Modelo/s Núcleos Caché nivel 3 Zócalo TDP E/S Bus Clarkdale Core i3-5xx 2 4 MiB LGA 1156 73 W Direct Media Interface, GPU integradaArrandale Core i3- 3xxM 3 MiB µPGA- 989 35 W Intel Core i5.
  • 10. Core i5 es una marca utilizada por Intel para varios microprocesadores, los primeros se introdujeron a finales de 2009. Se coloca entre los básicos Core i3 y Core 2 y los de gama alta Core i7 y Xeon. Cores. El 8 de septiembre de 2009, Intel lanzó el primer procesador Core i5: El Core i5 750, que es un procesador de 2,66 GHz Lynnfield cuádruple núcleo con tecnología Hyper- Threading desactivada. Los Core i5 Lynnfield tienen una caché L3 de 8 MiB, un bus DMI funcionando a 2,5 GT/S y soporte para memoria en doble canal DDR3-800/1066/1333. Los mismos procesadores con diferentes conjuntos de características (frecuencias de reloj de la tecnología Hyper-Threading y otras) activadas se venden como Core i7 8xx y Xeon 3400, que no debe confundirse con la de gama alta series Core i7-9xx y Xeon 3500 que son los procesadores basados en Bloomfield. Los procesadores Core i5-5xxx móviles se denominan Arrandale y están basados en los Westmere de 32 nm, versión reducida de la microarquitectura Nehalem. Los procesadores Arrandale tienen capacidad de gráficos integrados, pero sólo dos núcleos de procesador. Fueron puestos en el mercado en enero de 2010, junto con los Core i7-6xx y Core i3-3xx basados en el mismo chip. La caché L3 en Core i5-5xx se reduce a 3 MiB, mientras que el Core i5-6xx utiliza el caché completo y el Core i3 3xx no soporta la tecnología Turbo Boost. Clarkdale, la versión de escritorio de Arrandale, se vende como Core i5-6xx, junto con los Core i3 y Pentium relacionados. Cuenta con la tecnología Hyper-Threading habilitada y los 4 MiB completos de caché L3.
  • 11. Intel Core i7. Intel Core i7 es una familia de procesadores 4 núcleos de la arquitectura Intel x86-64, lanzados al comercio en 2008. Los Core i7 son los primeros procesadores que usan la microarquitectura Nehalem de Intel y es el sucesor de la familia Intel Core 2. El identificador Core i7 se aplica a la familia inicial de procesadores con el nombre clave Bloomfield. El pseudónimo Core i7 no tiene un significado concreto, pero continúa con el uso de la etiqueta Core. Estos procesadores, primero ensamblados en Costa Rica, fueron comercializados el 17 de noviembre de 2008, y actualmente es manufacturado en las plantas de fabricación que posee Intel en Arizona, Nuevo México y Oregón. Características de Core i7. Nehalem representa el cambio de arquitectura más grande en la familia de procesadores Intel x86 desde el Pentium Pro en 1995. La arquitectura Nehalem tiene muchas nuevas características. La primera representa un cambio significativo desde el Core 2:  FSB es reemplazado por la interfaz QuickPath en i7 (socket 1366), y sustituido a su vez en i7, i5 e i3 (socket 1156) por el DMI eliminando el NorthBrige e implementando puertos PCI Express (16 líneas en total) directamente, debido a que es más complejo y caro. Las placas base deben utilizar un chipset que soporte QuickPath. De momento solo está disponible para placas base de Asrock, Asus, DFI, EVGA, GigaByte, Intel, MSI y XFX.  El controlador de memoria se encuentra integrado en el mismo procesador.  Memoria de tres canales (ancho de datos de 192 bits): cada canal puede soportar una o dos memorias DIMM DDR3. Las placa base compatibles con Core i7 tienen cuatro (3+1) o seis ranuras DIMM en lugar de dos o cuatro, y las DIMM deben ser instaladas en grupos de tres, no dos.  Soporte para DDR3 únicamente.  Turbo Boost: Permite a los distintos núcleos acelerarse "inteligentemente" por sí mismos cada 133 MHz por encima de su velocidad oficial, mientras que los requerimientos térmicos y eléctricos de la CPU no sobrepasen los predeterminados.  Dispositivo Single-die: Los cuatro núcleos, el controlador de memoria, y la caché se encuentran dentro del mismo encapsulado.
  • 12.  HyperThreading reimplementado. Cada uno de los cuatro núcleos puede procesar dos tareas simultáneamente, por tanto el procesador aparece como ocho CPU desde elsistema operativo. Esta característica estaba presente en la antigua microarquitectura Netburst introducida en los Pentium 4 HT.  Solo una interfaz QuickPath: No concebida para placas base multiprocesador.  Tecnología de proceso de 45 nm o 32 nm.  731 millones de transistores (1.170 millones en el Core i7 980x, con 6 núcleos y 12 MiB de memoria caché).  Sofisticada administración de energía, puede colocar un núcleo no utilizado en modo sin energía.  Capacidad de overclocking muy elevada (se puede acelerar sin problemas hasta los 4-4,1 GHz). Desventajas.  El Core i7, o por lo menos, las placas base para el Core i7 comercializadas a partir del 22 de noviembre de 2008, no son compatibles con ECC (Error checking and correction) de memoria. Algunos expertos, como por ejemplo, Daniel Barrios, recomiendan que sistemas sin soporte ECC no se usen para la computación científica, y en general tampoco a menos que al usuario no le importen los errores en los datos críticos.  El Core i7 presenta un consumo máximo de 160W, con el consiguiente problema térmico y exigencia de potencia en la fuente de alimentación (aunque tiene un TDP de 130W). Como desventaja adicional, resulta más difícil llevar este rendimiento a los ordenadores portátiles, enfrentándose así a únicamente 2 o 3 horas de batería. Procesadores.  Las velocidades de reloj listadas aquí son en modo normal. La velocidad en un solo núcleo puede ser incrementada hasta 400 MHz cuando los otros están desactivados.
  • 13.  El multiplicador del microprocesador aumenta automáticamente cuando las condiciones lo permiten, en los i7 920 pasa de 20 a 21, si está habilitado el modo turbo.  El 965 XE tiene multiplicadores separados para la memoria y los núcleos.  Las velocidades de memoria de DDR3-2000 son posibles, pero no soportadas por Intel.  Se han informado de velocidades de reloj de hasta unos 4 GHz, pero aún no están soportadas por Intel.  El procesador tiene un Thermal Design Power de 130 W y se ralentizará a sí mismo si es excedido. Esta característica puede ser deshabilitada.  Los modelos Core i7 920, 940 y 965 Extreme, que aparecieron en el mercado el mes de noviembre del 2008 en lotes de 1.000 unidades con unos precios de 284, 562 y 999 dólares respectivamente Rendimiento. Se ha utilizado un Core i7 940 a 2,93GHz en un benchmark en 3DMark Vantage dando una puntuación de CPU de 17.966 El Core i7 920 a 2,66GHz da una puntuación de
  • 14. 16.294. En la anterior generación de procesadores Core, un Core 2 Quad Q9450 a 2,66GHz, se obtiene una puntuación de 11.131. AnandTech ha probado el Intel QuickPath Interconnect (versión de 4,8 GT/s) y encontró que el ancho de banda de copia usando triple-channel 1066 MHz DDR3 era de 12,0 GB/s. Un sistema Core 2 Quad a 3,0 GHz usando dual-channel DDR3 a 1066 MHz logra 6,9 GB/s. La técnica del overclocking será posible con la serie 900 y una placa base equipada con el chipset X58. En octubre de 2008, surgieron informes de que no será posible utilizar el "rendimiento" DIMM DDR3 que requieren voltajes superiores a 1,65V porque el controlador de memoria integrado en el núcleo i7 podría dañarse. Algunas pruebas, sin embargo, han demostrado que el límite de voltaje no es aplicado, como en una placa MSI, y los fabricantes pueden escoger enlazar el voltaje de la CPU a la memoria o no. Hacia el final de ese mes, los vendedores de memoria de alto desempeño han anunciado kits de memoria DDR3 1,65V con velocidades de hasta 2 GHz. Algunos viejos artículos han sugerido que el diseño del i7 no es ideal para el desempeño en juegos. En un test hecho en hardware filtrado, un Core i7 940 comparado a un QX9770 mostraba que el Core i7 es más lento que el Yorkfield ciclo a ciclo en 2 juegos mientras que fue más rápido en otros dos. La diferencia en todos los casos es pequeña. Sin embargo, pruebas más recientes hechas en todas las velocidades del hardware oficial con controladores finales y revisiones de BIOS muestran que el Core i7 mínimamente vence al Yorkfield ciclo a ciclo de reloj, y en muchos casos lo excede en un promedio del 17%. En una prueba del Super PI 1 M monotarea, un Core i7 920 corriendo a 2,66 Ghz finalizó la prueba en 15,36 segundos, mientras que un QX9770 (3,2 Ghz) la finalizó en 14,42 segundos, entonces el Core i7 ha ejecutado 15,5% menos instrucciones en esta prueba. El Core i7 posee tres canales de memoria, y la velocidad de los mismos puede ser escogida configurando el multiplicador de memoria. Sin embargo, en antiguos benchmarks, cuando la velocidad es establecida más allá del umbral (1333 para un 965XE) el procesador solo accederá a dos canales de memoria simultáneamente. Un 965XE tiene mejor procesamiento de memoria con 3 módulos DDR3-1333 que con 3 DDR3-1600, y 2 módulos DDR3-1600 tienen casi el mismo rendimiento que 3 DDR3- 1600.
  • 15. Puesto que el Core i7 es un procesador de cuatro núcleos, la tecnología HyperThreading no produce ninguna mejora en la ejecución de cargas de trabajo con menos de cinco tareas simultáneas cuando todos los núcleos están encendidos, y algunas aplicaciones sufren una bajada en el rendimiento cuando HyperThreading está activado. Esta tecnología ofrece su mejor rendimiento cuando la carga de trabajo es de ocho o más tareas simultáneas. WEB-GRAFÍA  http://es.wikipedia.org/wiki/Bus_%28inform%C3%A1tica%29  http://www.monografias.com/trabajos17/arquitectura-computadoras/arquitectura- computadoras.shtml  http://www.intel.la/content/www/xl/es/processors/processor-numbers.html