El documento describe las características de las compuertas lógicas en circuitos integrados. Explica las tecnologías TTL y CMOS, sus niveles de voltaje lógicos, y subfamilias como 74LS y 4000. También describe la simbología, curvas de transferencia y uso de compuertas lógicas universales NAND y NOR para configurar otras compuertas. Finalmente, detalla ejercicios prácticos para verificar tablas de verdad y obtener curvas de transferencia de compuertas TTL y CMOS.

1. 27
Universidad Mayor de San Simón
Facultad de Ciencias y Tecnología
Departamento de Electricidad
Práctica 3
Compuertas Lógicas
Objetivos
En esta práctica estudiará los distintos tipos de compuertas lógicas básicas en circuitos
integrados y observará algunas de sus características importantes.
Introducción
Principios de operación de las compuertas lógicas.
Simbología, nomenclatura, tabla de verdad y funcionamiento de las compuertas lógicas.
Características fundamentales de los CIs TTL y CMOS.
Tecnologías de Circuitos Integrados Digitales
Los circuitos digitales se fabrican en una variedad de familias lógicas o tecnologías, entre
las más populares están los TTL (transistor-transistor logic) y CMOS (Complementary MOS). La
tecnología de fabricación se determina por el tipo de componentes encapsulados dentro del
circuito integrado; por ejemplo, un circuito TTL tiene como componentes elementales transistores
BJT, mientras que los de tecnología CMOS transistores MOS.
En forma general se puede decir que existen ciertas diferencias eléctricas entre
tecnologías. Es decir que los rangos de voltaje reconocidos como niveles lógicos ALTO o BAJO
para cada caso son ligeramente diferentes. La figura 3.1 muestra los rangos de voltaje para los
niveles lógicos de los circuitos integrados digitales pertenecientes a las familias TTL y CMOS. Hay
que notar que solo en las compuertas CMOS se la serie 4000 se puede emplear voltajes mayores
a 5V.
Figura 3.1. Niveles de voltaje para los estados lógicos TTL y CMOS.
Ahora bien, dentro de cada familia o tecnología existen subfamilias que son identificas en la
numeración de sus códigos según letras intermedias. Así, por ejemplo son subfamilias lógicas TTL
los códigos 74 (estándar), 74L (de bajo consumo), 74H (de alta velocidad), 74S (Schottky), 74LS (Schottky de
bajo consumo), 74AS (Schottky avanzado), 74ALS (Schottky avanzado de bajo consumo), y 74F (rápido); y
CMOS los de código 4000 (básica), 74C (funcionalmente compatible con TTL), 74HC (de alta velocidad),
74HCT (de alta velocidad compatible con TTL), 74AC (avanzado), 74ACT (avanzado compatible con TTL). Cada
subfamilia posee características muy particulares, pero que responden básicamente al

2. 28
comportamiento general de la familia lógica. Un resumen de características se presenta en la tabla
3.1.
Algunas Características
Familia Sub-familia Denominación
Alimentación tpropagación Pconsumida
74 TTL estándar 10ns 10mW
74L TTL de bajo consumo 33ns 1mW
74H TTL de alta velocidad 6ns 22mW
74S TTL Schottky 3ns 19mW
74LS TTL Schottky de bajo consumo 9.5ns 2mW
74AS TTL Schottky avanzado 1.7ns 8mW
74ALS TTL Schottky avanzado de bajo consumo 4ns 1.2mW
TTL
74F TTL rápido
5V ± 5%
3ns 3.5mW
4000 CMOS básica 60ns 0.001mW
74C CMOS funcionalmente compatible con TTL
3 ~ 18 V
55ns 0.003mW
74HC CMOS de alta velocidad 8ns 0.025mW
74HCT CMOS de alta velocidad compatible con TTL 8ns 0.025mW
74AC CMOS avanzado 4.5ns 10mW
CMOS
74ACT CMOS avanzado compatible con TTL
2.0 ~ 5.0 V
3ns 10mW
Tabla 3.1. Resumen se algunas subfamilias lógicas TTL y CMOS.
Compuertas Lógicas en CI
En el comercio local se venden CIs CMOS y TTL indistintamente. Es recomendable que utilice
CIs que pertenecen a una misma tecnología o familia lógica, debido a que algunos CIs CMOS no
son compatibles eléctricamente con los TTL y viceversa. Es decir que los voltajes de salida de un
CI no son reconocidos como voltajes válidos por las entradas de otro CI, o bien la corriente que
proporcionan es insuficiente. Por ejemplo las siglas 74L, 74S, 74LS, 74AS, 74ALS y 74F son
subfamilias TTL; las siglas 74C, 74HC, 74HCT, 74AC, y 74ACT son CMOS, de las cuales las
salidas de las subfamilias HCT y ACT son compatibles con la mayoría de subfamilias lógicas TTL.
La figura 3.2 presenta la disposición de terminales para las compuertas lógicas en CI.
(a) (b) (c)
1 2
8
7
6
5
4
3
10
11
12
13
14 9
1Y 1A 1B 2Y 2A 2B GND
VCC 4Y 4B 4A 3Y 3B 3A
1 2
4 3
1 2
8
7
6
5
4
3
10
11
12
13
14 9
1A 1B 1Y
1 2
4 3
2A 2B 2Y GND
VCC 4B 4A 4Y 3B 3A 3Y
1 2
8
7
6
5
4
3
10
11
12
13
14 9
1A 1B 1Y
1
4
2A 2B 2Y VSS
VDD 4B 4A 4Y 3B 3A 3Y
2
3
(d) (e) (f)
Figura 3.2. Compuertas lógicas en CI: (a) 7408 AND; (b) 7432 OR; (c) 7404 NOT;
(d) 7400 NAND; (e) 7402 NOR; y (f) 4011B CMOS NAND.

3. 29
Compuertas Lógicas Universales
Las compuertas lógicas llamadas universales son las NAND y NOR, debido a que éstas
pueden, en ciertas configuraciones, sustituir cualquier compuerta básica (AND, OR y NOT). Por
ejemplo en la figura 3.3 se presenta una compuerta lógica OR y su equivalente configurado con
compuertas NAND.
Figura 3.3. Compuerta OR configurada con compuertas NAND
La Curva de Transferencia
Este grafico es útil para la deducción de datos de característicos de los circuitos integrados
digitales, como ser nivel de voltaje de entrada VE, niveles de voltaje de salida VS e indeterminados.
Existen dos procedimientos básicos para la obtención de esta grafica, el estático y dinámico. En la
práctica se empleara el método estático.
Figura 3.4. Curva de transferencia de una compuerta lógica.
La Punta de Prueba Lógica
La figura 3.1 muestra los rangos de voltaje para los niveles lógicos de los circuitos
integrados digitales pertenecientes a las familias lógicas TTL y CMOS. La punta lógica disponible
en el laboratorio es capaz de sensar niveles de voltaje pertenecientes a ambas familias lógicas,
según la posición del interruptor disponible. La operación de la punta es de la manera indicada en
la tabla 3.2.
LED ROJO (H) LED VERDE (L) ESTADO LÓGICO INDICADO
Apagado Encendido BAJO
Encendido Apagado ALTO
Apagado Apagado INDETERMINADO
Alternante Alterante PULSANTE
Encendido Encendido PULSANTE ALTA FRECUENCIA
Tabla 3.2. Lógica de funcionamiento de la Punta de Prueba.

4. 30
CIs con salidas de Colector Abierto (Open-Collector)
Algunos CIs digitales están diseñados con salidas de colector abierto. Básicamente los
circuitos internos de las compuertas que componen estos CIs están incompletos dejando a la
salida del componente una configuración de transistor como se muestra en la figura 3.5(a). Para
activar un estado lógico en este tipo de salidas se requiere colocar una resistencia de pull-up RP
entre la salida de colector abierto y VCC, como se muestra en la figura 3.5(b); esta resistencia RP
generalmente varia entre 1KΩ y 10KΩ, dependiendo de la aplicación.
(a) (b)
Figura 3.5. (a) Circuito TTL 7407 de colector abierto; (b) activación de la salida de colector abierto.
Los circuitos de colector abierto tienen múltiples aplicaciones, entre ellas la capacidad de
realizar conexiones AND alambrada y el manejo de fuentes de excitación mayores a VCC, como
se muestra en la figura 3.6.
F
E
D
C
B
A ⋅
⋅
⋅
⋅
⋅
(a) (b)
Figura 3.6. (a) Conexión AND alambrada; (b) excitación de un motor de 12V mediante el 7406.
Bibliografía
RONALD J. TOCCI. “Sistemas Digitales: Principios y Aplicaciones”.
THOMAS L. FLOYD. “Fundamentos de Sistemas Digitales”.
YVER FLORES. “Tutorial de Compuertas Lógicas”. http://www.ielectronica.com

5. 31
Materiales
(1) Fuente de voltaje DC*.
(1) Multímetro Digital*.
(1) Protoboard.
(1) CI 74LS00.
(1) CI 74LS04.
(1) CI 74LS08.
(1) CI 74LS32.
(1) CI 4011B*.
(1) potenciómetro de 5KΩ.
(1) transistor BC548 o equivalente (2N2222).
(1) resistencia de 220Ω.
(1) resistencia de 10KΩ.
(1) LED.
* disponibles en el laboratorio.
Laboratorio
Todos los ejercicios propuestos a continuación serán realizados durante la clase de
laboratorio, los resultados obtenidos los escribirá en las tablas al reverso de la hoja de evaluación.
Ejercicio 3.1. Compuertas Lógicas
a) Empleando la Punta de Prueba Lógica, verifique la tabla de verdad de las compuertas lógicas:
NAND, utilice el CI 7400; NOT, utilice el CI 7404; AND, utilice el 7408; y OR, utilice el CI 7432.
Utilice como los circuitos mostrados en la figura 3.7, y registre los resultados en la tabla 3.3.
Figura 3.7.
b) Verifique la tabla de verdad de las compuertas lógicas: NAND, utilice el CI 7400; AND, utilice el
7408; y OR, utilice el CI 7432, manteniendo una de sus entradas sueltas (flotante, sin conexión
a VCC o GND). Emplee como el circuito mostrado en la figura 3.8. Registre los resultados en la
tabla 3.3.

6. 32
Figura 3.8.
Ejercicio 3.2. Curva de Transferencia Tecnología TTL (método estático)
Armar el circuito mostrado en la figura 3.9. NOTA: emplee la primer compuerta lógica
NAND del CI 74LS00 (entradas pin #1 y #2, salida pin #3). Varíe el valor del potenciómetro (voltaje
de entrada VE) cada 0.2V, y registre los valores de VS obtenidos en la tabla 3.4 (columna TTL).
Luego grafique los valores obtenidos en la figura 3.10.
Figura 3.9.
Ejercicio 3.3. Curva de Transferencia Tecnología CMOS (método estático)
Reemplace la compuerta empleada en el ejercicio 3.2 y por una NAND CMOS CD4011B
que le facilitara el docente, y obtenga la curva de transferencia para esta nueva compuerta. Utilice
la tabla 3.4 (columna CMOS) y figura 3.11.
Cuestionario
3.1. ¿Cómo se comportan los CIs CMOS con entradas flotantes?
3.2. ¿Cómo se clasifican los CIs digitales según la complejidad de su circuitería interna?
3.3. Explique la simbología de la IEEE/ANSI para todas las compuertas lógicas que conoce.
3.4. ¿Cuál la utilidad de las compuertas universales?
3.5. Configure una compuerta lógica OR de tres entradas utilizando solo compuertas NAND de
dos entradas.

7. 33
Universidad Mayor de San Simón
Facultad de Ciencias y Tecnología
Departamento de Electricidad
HOJA DE EVALUACIÓN
Laboratorio de Electrónica Digital I
Práctica 3, Compuertas Lógicas
Fecha: / / Horario: :
dd / mm / aa día hh:mm
Grupo de Trabajo #
Integrante 1:
Integrante 2:
Apellido(s) Nombre(s)
CRITERIO DE EVALUACIÓN EJERCICIO 3.1a EJERCICIO 3.2 EJERCICIO 3.3 PROMEDIO
Armado Circuito 5
3
2
0
5
3
2
0
5
3
2
0
Funcionamiento Circuito 35
20
10
0
35
20
10
0
35
20
10
0
EN
CLASE
Conocimiento del Tema 10
6
3
0
10
6
3
0
10
6
3
0
Presentación 10
6
3
0
Operaciones de Diseño 15
8
4
0
Simulación 10
6
3
0
Cuestionario 10
6
3
0
PRE-INFORME
Conclusiones 5
3
1
0
TOTAL:
OBSERVACIONES: …….…………………………………………………………………………
………………………………………………………………………………………………………
………………………………………………………………………………………………………
………………………………………………………………………………………………………
VoBo. Docente:
NOTA FINAL:

8. 34
Resultados Obtenidos
Esta página será llenada durante la clase
X
A B
1
≥
0 0
0 1
1 0
1 1
FLOTANTE 0
FLOTANTE 1
FLOTANTE FLOTANTE
Tabla 3.3. Resultados del ejercicio 3.1.
VS [V]
Nº
VE
[V] 74LS00
(TTL)
4011B
(CMOS)
1 0.2
2 0.4
3 0.6
4 0.8
5 1.0
6 1.2
7 1.4
8 1.6
9 1.8
10 2.0
11 2.2
12 2.4
13 2.6
14 2.8
15 3.0
16 3.2
17 3.4
18 3.6
19 3.8
20 4.0
21 4.2
22 4.4
23 4.6
24 4.8
25 5.0
Tabla 3.4.
1.0
0.2
0.4
0.6
0.8
2.0
1.2
1.4
1.6
1.8
3.0
2.2
2.4
2.6
2.8
4.0
3.2
3.4
3.6
3.8
5.0
4.2
4.4
4.6
4.8
Figura 3.10. Curva de Transferencia TTL.
Figura 3.11. Curva de Transferencia CMOS.