Este circuito integrado TTL 74LS221 es un multivibrador monoestable con disparador Schmitt. Tiene una entrada negativa y una positiva que activan el circuito de temporización, y una entrada CLR que limpia su estado actual. Es un multivibrador doble con características similares al 74121.

1. TTL 74LS221
Descripción:
Circuito Integrado TTL 74LS221. Multivibrador monoestable con disparador Schmitt. El
74221 y 74LS221 son dispositivos multivibradores doble con características de rendimiento
prácticamente idénticas a las de los dispositivos de '121. Cada vibrador tiene una entrada
negativa transitiontriggered y la entrada de una transición positiva, activa, cualquiera de
ellos puede ser utilizado para inhibir la entrada.
Multivibrador monoestable con disparador Schmitt
Multivibrador doble
Pin:1 (A1) Entrada la cual define por qué flanco se activara el circuito de temporización
Pin:2 (B1) Entrada la cual define por qué flanco se activara el circuito de temporización
Pin:3 (CLR1) por este pin se puede limpiar su estado actual y dejarlo en el estado
Pin:4 (Q1)
Pin:5 (Q2)
Pin:6 (CEXT 2)
Pin:7 (REXT/CEXT 2)
Pin:8 (GND) Este pin es por donde se alimenta negativamente (tierra)
Pin:9 (A2)

2. Pin:10 (B2) Entrada la cual define por qué flanco se activara el circuito de temporización
Pin:11 (CLR 2) Clear por este pin se puede limpiar su estado actual y dejarlo en el estado
anterior
Pin:12 (Q2) Salida 2
Pin:13 (Q1) Salida 1
Pin:14 (Cext1)
Pin:15 (Rext cext 1)Funciona como un filtro pasa-altos donde deja pasar solo las
variaciones rapidas de señal por el capacitor
Pin:16(VCC) Pin de alimentación positiva del circuito

3. 74LS245
3-state Octal Bus Transceiver
Descripción General
Estos transceptores de bus octales están diseñados para asíncronos
la comunicación de dos vías entre nous buses de datos. La
implementación de la función de control minimiza el tiempo externo
requisitos.
El dispositivo permite la transmisión de datos desde el un autobús a la
B Bus o Bus de la B a la A Bus dependiendo de la
nivel lógico en el control de entrada de dirección (DIR). El permitir que
de entrada (G) se puede utilizar para deshabilitar el dispositivo de modo que el
Los autobuses están aisladas eficazmente
salidas 3-State Drive directamente las líneas de autobús
entradas PNP s reducen DC carga en las líneas de autobús
Desceipcion de pines :
Pin:1
Pin:2 entrada
Pin:3entrada
Pin:4 entrada
Pin:5 entrada
Pin:6 entrada
Pin:7 entrada
Pin:8 entrada

4. Pin:9 entrada
Pin:10 tierra
Pin:11 salida
Pin:12 salida
Pin:13 salida
Pin:14 salida
Pin:15 salida
Pin:17 salida
Pin:18 salida
Pin:19 Enable
Pin:20 VCC+

5. TTL 74C240
Descripción General
Los tampones y octales línea MM74C240 y MM74C244
los conductores son monolíticas
circuitos con salidas 3-state.
han sido especialmente diseñado para manejar cargas altamente capacitivas
tales como los sistemas de autobuses orientadas. Estos dispositivos tienen un ventilador
de 6 cargas Schottky de baja potencia. A nivel lógico alto en la
salida de deshabilitar el control de entrada de T hace que las salidas van en
el estado de alta impedancia

6. TTL NET74LS242
QUAD AUTOBÚS
El SN54/74LS242 y SN54/74LS243 son Quadtransmisores /receptores autobús
diseñadosparaasíncronode 4 líneas de comunicación de datos de 2 vías
entre los busesde datos.
• Histéresis de insumosparamejorarlainmunidad de ruido
• 2-Way asíncronobus de comunicación de datos
• Diodos Clampentradalimitarlosefectos de terminación de altavelocidad

7. DM74LS245
3-state Octal Bus Transceiver
Estos transceptores de bus octales están diseñados para asíncrono
la comunicación de dos vías entre los buses de datos. la
implementación de la función de control minimiza el tiempo externo
requisitos.
El dispositivo permite la transmisión de datos desdeel un autobús a la
B Bus o Bus de la B a la A Bus dependiendo de la
nivel lógico en el controlde entrada de dirección (DIR).

8. Desceipcion de pines :
Pin:1
Pin:2 entrada
Pin:3entrada
Pin:4 entrada
Pin:5 entrada
Pin:6 entrada
Pin:7 entrada
Pin:8 entrada
Pin:9 entrada
Pin:10 tierra
Pin:11 salida
Pin:12 salida
Pin:13 salida
Pin:14 salida
Pin:15 salida
Pin:17 salida
Pin:17 salida
Pin:18 salida
Pin:19 Enable
Pin:20 VCC+

9. El SN74LS247 es un decodificador/ Drivers BCD a siete segmentos.
La LS247 tiene salidas activas bajas para accionamiento directo de los indicadores.
El LS247 ofrece una entrada de prueba de luces y tienen rizado supresión completa
entrada / salida de control. Un sistema automático de liderazgo y / o del borde de salida
control de supresión cero (RBI y RBO) se incorpora y una
primordial de supresión de entrada (BI) está contenido que puede ser utilizado para
controlar la intensidad de la lámpara de sincronización, o bien para inhibir la prueba de
lámpara de la salida
se puede realizar en cualquier momento cuando el nodo de BI / RBO es de alto nivel.
Desceipcion de pines :
Pin:1 entrada B
Pin:2 entrada C
Pin:3
Pin:4
Pin:5
Pin:6 entrada D

10. Pin:7 entrada A
Pin:8 tierra
Pin:9 salida
Pin:10 salida
Pin:11 salida
Pin:12 salida
Pin:13 salida
Pin:14 salida
Pin:15 salida
Pin:16 VCC+

11. 74LS251
TRI-statee Selectors / Multiplexers de datos
Descripción General
Estos datos selectores / multiplexores contienen completa en un chip binario
decodificación para seleccionar uno de ocho fuentes de datos, y cuentan
una salida de TRI-STATE estroboscópica controlado. La luz estroboscópica debe estar
en un nivel lógico bajo para permitir que estos dispositivos. El TRI-STATE
salidas permiten la conexión directa a un bus común. ¿Cuándo
la entrada de impulsos es alta, las dos salidas se encuentran en una alta impedancia
estado en el que tanto los transistores superior e inferior de los
cada salida de tótem están apagados, y la salida no conduce
ni carga el bus significativamente. Cuando el flash está baja, el
salidas se activan y funcionan como TTL estándar Totempole
salidas.
Para reducir al mínimo la posibilidad de que dos salidas intentarán
tomar un bus común a niveles lógicos opuestos, el control de salida
circuito está diseñado de manera que la producción media desactivar
el tiempo es más corto que el tiempo de accionamiento de salida media
Desceipcion de pines :
Pin:1 entrada
Pin:2 entrada
Pin:3 entrada
Pin:4 entrada
Pin:5 salida

12. Pin:6 salida
Pin:7 strobe
Pin:8 tierra
Pin:9 entrada
Pin:10 entrada
Pin:11 entrada
Pin:12 entrada
Pin:13 entrada
Pin:14 entrada
Pin:15 entrada
Pin:16 VCC+

13. 74LS253
El 74HC253; 74HCT253 proporciona un multiplexor dual de 4 entradas con las salidas 3-
estatales que
selecciona 2 bits de datos de hasta cuatro fuentes seleccionadas por los datos comunes
seleccionar entradas (S0,
S1). Los dos circuitos de multiplexor de 4 entradas han individuo salida baja activa
entradas de habilitación
(1OE, 2OE).
El 74HC253 y 74HCT253 son la implementación de la lógica de un interruptor de 4
posiciones de 2 polos,
donde la posición del interruptor se determina por los niveles lógicos aplicados a S0 y S1.
Las salidas se fuerzan a un OFF-estado de alta impedancia cuando Noé es ALTO.
Pin: 1, 15 :1OE, 2OE : salida de habilitación insumos (bajo activo)
Pin: 14, 2 :S0, S1: datos, seleccione las entradas
Pin: 6, 5, 4, 3: 1I0, 1I1, 1I2, 1I3: entradas de datos de fuente 1
Pin: 7: 1Y: fuente de salida del multiplexor 1
Pin: 8: GROUN: TIERRA

14. Pin: 9: 2Y : fuente de salida del multiplexor 2
Pin: 10, 11, 12, 13: 2I0, 2I1, 2I2, 2I3: entradas de datos fuente 2
Pin:16: VCC+
H = nivel de tensión alto, A = nivel de baja tensión; X = no les importa; Z = alta impedancia estado
OFF

15. 74HC257
El 74HC257; 74HCT257 son dispositivos con baja potencia Schottky TTL (LSTTL).
El 74HC257 y 74HCT257 tienen cuatro multiplexores de 2 entradas idénticas con las
salidas 3-state,
que seleccione 4 bits de datos de dos fuentes y son controlados por un conjunto de datos
comunes seleccione
de entrada (S).
Los ingresos de datos de fuente 0 (1I0 a 4I0) se seleccionan cuando la entrada S es baja y
los datos
entradas de la fuente 1 (1I1 a 4i1) se seleccionan cuando S es alto. Los datos aparece en la
parte
salidas (1a a 4Y) en forma verdadera (no inversión) de las entradas seleccionadas.
El 74HC257 y 74HCT257 son la implementación de la lógica de un 4 polos, interruptor de
2 posiciones,
donde la posición del interruptor se determina por los niveles lógicos aplicados a S. Las
salidas
se ven obligados a un estado desactivado de alta impedancia cuando OE es ALTA.

16. pin:1: S: datoscomunes de selecciónde entrada
pin: 2, 5, 11, 14 : la entrada de datos de la fuente 0
pin: 3, 6, 10, 13 : la entrada de datos de la fuente 1
pin: 4, 7, 9, 12 : Multiplexor de salida 3 estados
pin: 8 ground (0 V) : tierra
pin: 15 Permitirlasalida3-estado(activoBAJO)
pin: 16 VCC+

17. ENTRADAS
A0, A1, A2, A3 (contactos2, 5, 11, 14)
Un Nibble de entrada.Losdatospresentes enestospines se transfiere
a la salidacuandola selecciónde entradaes aun nivel bajo y
la entradade habilitación de salidase encuentraenun nivel bajo. Se presentalainformación
a las salidas enformano invertida.
B0, B1, B2, B3 (clavijas 3, 6, 10, 13)
Entrada Nibble B.Losdatos lógicos presentesen estospines es
transferidoala salidacuandolaselecciónde entradaes a unalto
nivel ylaentradade habilitación de salidase encuentraenun nivel bajo. losdatos
se presentaa lassalidas enformano invertida.
SALIDAS
Y0, Y1, Y2, Y3 (enchufes 4,7, 9, 12)
SalidaNibble.Laentradanibble seleccionado se presentaen
Estas salidas cuandolaentradade habilitaciónde salidase encuentraenun nivel bajo.
ENTRADAS DE CONTROL
Seleccione (Pin1)
Nibble select. Estaentradadeterminael mordiscoparasertransferido
a las salidas.Unnivel bajo enestaentradaseleccionalaA
entradasy un altonivel seleccionalasentradas B.
Habilitaciónde salida(Pin15)
Salidade habilitación.Unnivel bajo enestaentradapermite al seleccionado
datosde entradaque se presentaránen lassalidas. Un altonivel de este
de entradaobligaa las salidas enel estadode altaimpedancia.

18. 74HC259
cierre direccionablede 8bits
DESCRIPCIÓN GENERAL
Los 74HC/HCT259 son dispositivosCMOS Si-puertade altavelocidad
y sonpin compatible con TTL Schottky de bajapotencia
(LSTTL). Se especificanen cumplimiento conJEDEC
no estándar. 7A.
El 74HC/HCT259 son de alta velocidad de 8bits direccionables
pestillos diseñadoparaaplicacionesde almacenamiento de propósitogeneral

19. enlossistemasdigitales.El "259" son dispositivos multifuncionales
capaz de almacenardatos de una solalíneaenocho direccionable
pestillos,ytambién3-a-8decodificadorydemultiplexor, con
salidasconactivaciónHIGH (Q0 a Q7),las funciones estándisponibles.
El "259" incluye tambiénunresetcomúnBAJOactivo
(MR) para restablecertodoslosseguros,asícomo,en su puntomás bajo activo
entradade habilitación (LE).
El "259" tiene cuatromodosde funcionamiento comose muestraen la
modode tablade selección. Enel modode enclavamiento direccionable,losdatos en
la líneade datos (D) se escribe enel seguro requerido. la
pestillo dirigidaseguirálaentradade datos con todoslos
no dirigidapestillos que quedaen suestadoanterior.
En el modode memoria, todosloscerrojos permanecerensu anterior
estadosy no se venafectados porlosdatos o entradasde direcciones.
En la 3-a-8 o el modode decodificaciónde demultiplexación, la
salidadirigidasigue el estadode laentradaD con todo
otras salidasen estadobajo. Enel modo de reset-all
salidassonbajos y no afectados porla dirección(A0a A2)
y losdatos (D) de entrada.
74ls266
DM74LS266
Cuadrángulo 2-Input Exclusivo-NOR
con salidas open-Collector
Descripción General

20. Este dispositivo contiene cuatro puertas independientes, cada uno de los cuales
realiza la lógica NOR exclusivo función. Los resultados son los
Colector abierto
74hc273
DESCRIPCIÓN GENERAL
Los 74HC/HCT273 son dispositivos CMOS Si-puerta de alta velocidad
y son pin compatible con TTL Schottky de baja potencia
(LSTTL). Se especifican en cumplimiento con JEDEC
no estándar. 7A.
El 74HC/HCT273 tienen ocho disparado punta, de tipo D
flip-flops D con entradas individuales y salidas Q. la
reloj común (CP) y las entradas de reinicio general (MR) cargar y

21. restablecer (borrar) todos los flip-flops simultáneamente.
El estado de cada entrada D, una vez puesta en marcha antes de que el
Bajo-a-HIGH transición de reloj, se transfiere a la
de salida correspondiente (Qn) del flip-flop.
Todas las salidas se verán obligados BAJA independientemente del reloj o
entradas de datos de un nivel de baja tensión en la entrada MR.
El dispositivo es útil para aplicaciones en las que la verdadera salida
sólo se requiere y el reloj y reinicio maestro son
común a todos los elementos de almacenamiento
Pin:1 MR entrada de restablecimiento maestro (LOW activo)
Pin: 2, 5, 6, 9, 12, 15, 16, 19: Q0 a Q7 salidasde losflip-flop
Pin: 3, 4, 7, 8, 13, 14, 17, 18: entradasde datos D0 a D7
Pin: 10 GND (0 V)
Pin: 11 entradade reloj CP(LOW a HIGH, disparadoporel borde)
Pin: 20 VCCtensiónde alimentaciónpositiva