El documento describe el diseño de un restador binario con acarreo utilizando la tabla de verdad, el software Xilinx y la tarjeta Nexys. Se obtiene el circuito lógico aplicando la suma de productos a la tabla de verdad de un restador de dos bits con acarreo. Se simula el circuito en Xilinx y se programa la tarjeta Nexys para obtener los resultados esperados y validar el diseño experimentalmente.

1. 1
DISEÑO DE RESTADOR BINARIO
Jose Fernando Lizarazo Reyes Cod: 1160308
Melquisedec Vanegas Parada cod: 1160205
Resumen—En el presente laboratorio se utilizara el programa
de simulacion xilinx 10.1 , ademas herramientas de programación
como la tarjeta NEXYS de SPARTAN la cual nos permite
aprender a programar circuitos con compuetas lógicas, utilizando
las aplicaciones de este software, se puede hacer un analisis
fundamental antes de hacer el proceso de montaje en la FPGA,
teniendo en cuenta los parámetros propuestos en el practica,
tomando como base los valores obtenidos en la en la tabla de la
verdad del restador binario, compuesto por tres entradas A, B,
Bin y dos respectivas salidas Di y Bow asi pudiendo aplicar el
parámetro SOP( Suma de Productos).
,f
f Index Terms—xilinx , Diseño, Restador binario, compuertas,
Parámetros, SOP, FPGA, Tarjeta NEXYS, bit.
f
I. INTRODUCCION
f
En el estudio de la ingeniería electrónica es necesario
el diseño y montaje de circuitos lógicos para entender su
funcionamiento. En el presente documento, se da a conocer
las principales características del Restador binario con Bo-
rrow(acarreo), en el cual se obtienen dos salidas (Di, Bow)
teniendo como entrada 3 variables, manejando las respectivas
técnicas análisis especificado por los criterios de restador,
avanzando el desarrollo del programa Xilinx en el cual si si-
mulará el digrama de tiempo propuesto por la tabla de verdad.
Se diseña el circuito propuesto por la práctica mejorando en
manejo de instrumentos de laboratorio como (tarjeta NEXYS
constituida por la FPGA en la cual queda programada el
circuito lógico) implementado para obtener valores exactos
en los digramas de tiempo los cuales deben asemejarse a
los hallados por medio del paramtero SOP ya que con esta
tarjeta nos permite tener mayor eficacia a la hora de exactitud
, para esta práctica encontraremos una Serie de parámetros
para nuestro diseño obteniendo tabla de verdad, valores en
xilinx y valores Experimentales en NEXYS.
f
f
II. OBJETIVOS
OBJETIVO GENERAL
Diseñar el circuito lógico de un Restador binario con
Borrow, utilizando tabla de verdad, e implementarlo en el
simulador xilinx 10.1, que permita aplicarlo en la tarjeta
netxys.
f
III. PROCEDIMIENTO
F
Diseño de un sistema resta de dos bits conborrow
F
f
A B Bin Di BOW
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1
f
Cuadro I
f
f
Luego de haber aplicado suma de producto (SOP) se obtiene
el siguiente circuito logico
f
Figura 1.
f
Simulando el circuito logico, y partiendo de que A=1,
B=1,Bin=1, se tiene el siguiente resultado Di=1, BOW=1, y
se obtuvo el diagrama de tiempos.
f

2. 2
Figura 2.
IV. CONCLUSIONES
XILINX 10.1 permite diseñar y modelar circuitos logi-
cos, facilitando el trabajo del ingeniero.
Se pudo observar que el software XILINX 10.1 nos per-
mite diseñar el circuito lógico para un restador binario,
partiendo de la tabla de la verdad se hallan los valores de
las variables de salida por medio de la suma de productos
(SOP).
Esta practica manejamos mas a fondo las tablas de
verdad, y se aprendio como restar en el sistema binario.
Se adquirieron habilidades en el manejo de software Xi-
linx 10.1, ademas a partir del circuito logico desarrollado,
programar la tarjeta netsyx para obtener los resultados
esperados
Adquirimos habilidades, en el manejo instrumental en
el laboratorio, utilizando la tarjeta netsyx, ademas pro-
gramar la FPGA Spartan, para obtener los resultados
esperados.
REFERENCIAS
[1] Fundamentos de Sistemas Digitales 7a Edicion, Thomas L. Floyd
[2] Teoria y problemas de Principios Digitales Roger L. Tokheim, M.S.