Se ha denunciado esta presentación.
Utilizamos tu perfil de LinkedIn y tus datos de actividad para personalizar los anuncios y mostrarte publicidad más relevante. Puedes cambiar tus preferencias de publicidad en cualquier momento.
Tecnología CMOS FISELO -2008 UPAO
Introducción <ul><li>CMOS  Complementary Metal Oxide Semiconductor  (Semiconductor complementario del óxido de metal.) Es ...
Definición <ul><li>La tecnología cmos fue desarrollada por  Wanlass  y  Sah , de Fairchild Semiconductor, a principios de ...
Tecnología CMOS
Transistores en tecnología CMOS <ul><li>Para un sustrato tipo p </li></ul><ul><ul><li>Para evitar la aparición de diodos e...
Tipos de CMOS <ul><li>CMOS analógicos </li></ul><ul><li>Los transistores mos se han venido empleando, también, en circuito...
<ul><li>CMOS y Bipolar </li></ul><ul><li>Se emplean circuitos mixtos bipolar y cmos tanto en circuitos analógicos como dig...
Principio de Funcionamiento <ul><li>En un circuito CMOS, la  función lógica  a sintetizar se implementa por duplicado medi...
Proceso de Fabricación <ul><li>Se parte de una oblea de silicio y sobre ella se crean las estructuras de los transistores ...
Pasos para la Fabricación de un dispositivo CMOS <ul><li>Oxidación </li></ul><ul><li>Litografía </li></ul><ul><li>Apertura...
Proceso fotolitográfico <ul><li>Mediante este proceso se crean las diferentes estructuras que componen el IC </li></ul><ul...
Creación del pozo n <ul><li>Se parte de la oblea con sustrato p </li></ul>
Creación del pozo n <ul><li>Crecimiento de SiO 2  (con O 2  o H 2 O en un horno de oxidación) </li></ul>
Creación del pozo n <ul><li>Se  añade una capa de resina fotosensible </li></ul>
Creación del pozo n <ul><li>Mediante una máscara se aplica luz ultravioleta sobre la resina (la resina se polimeriza en co...
Creación del pozo n <ul><li>Se elimina la resina polimerizada mediante un ácido </li></ul>
Creación del pozo n <ul><li>Se elimina el óxido descubierto con un ácido </li></ul>
Creación del pozo n <ul><li>Se elimina la resina sobrante mediante un ácido </li></ul>
Creación del pozo n <ul><li>Mediante difusión o implantación iónica se dopa el silicio descubierto con impurezas n formánd...
Creación del pozo n <ul><li>Se retira el óxido de silicio </li></ul>
 
 
Creación de estructuras <ul><li>Para la creación de estructuras mediante el proceso fotolitográfico, lo único que se neces...
Secuencia de creación de transistores <ul><li>La creación de pozos n es el primer paso. </li></ul><ul><li>Lo siguiente es ...
Secuencia de creación de transistores <ul><li>Usando la máscara de polisilicio se elimina el polisilicio no deseado y el ó...
Secuencia de creación de transistores <ul><li>Usando la máscara de difusiones n+, se crean las difusiones de los transisto...
Secuencia de creación de transistores <ul><li>Usando la máscara de difusiones p+, se crean las difusiones de los transisto...
Secuencia de creación de transistores <ul><li>Se cubre todo con óxido grueso </li></ul>
Secuencia de creación de transistores <ul><li>Con la máscara de los contactos se crean agujeros en el óxido </li></ul>
Secuencia de creación de transistores <ul><li>Se recubre todo con metal (Aluminio generalmente) </li></ul>
Secuencia de creación de transistores <ul><li>Mediante la máscara de metal, se quita de donde no haga falta </li></ul>
Secuencia de creación de transistores <ul><li>Dependiendo de la tecnología pueden existir varios niveles de metal: metal 1...
Capas de Metal en los Transistores CMOS
DISPOSITIVO CMOS
Reglas de diseño <ul><li>Las da el fabricante (un fichero con formato estándar) </li></ul><ul><li>Son dependientes de la t...
Lógica CMOS <ul><li>La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas ...
Inversor CMOS El INVERSOR CMOS tiene dos MOSFET en serie de modo que, el dispositivo con canales P tiene su fuente conecta...
Inversor CMOS
Compuerta NAND CMOS Formada por la adición de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVE...
Compuerta NOR CMOS Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor bá...
Características de Dispositivos CMOS <ul><li>VOLTAJE DE ALIMENTACIÓN </li></ul><ul><li>Las series 4000 y 74C funcionan con...
De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada menor que VIL(máx) = 1.5 V como BAJO, y cu...
VELOCIDAD DE CONMUTACIÓN Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente gra...
DISIPACIÓN DE POTENCIA La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potenc...
Ventajas e Inconvenientes <ul><li>Hay tres problemas principales relacionados con la tecnología cmos, aunque no son exclus...
<ul><ul><li>•  Resistencia a la radiación. El comportamiento de la estructura MOS es sumamente sensible a la existencia de...
Referencias Bibliográficas <ul><li>Internet: </li></ul>http://es.wikipedia.org/wiki/CMOS http://electronica.ugr.es/~amrold...
<ul><li>GRACIAS </li></ul>
Próxima SlideShare
Cargando en…5
×

Presentacion Cmos

32.044 visualizaciones

Publicado el

Publicado en: Tecnología

Presentacion Cmos

  1. 1. Tecnología CMOS FISELO -2008 UPAO
  2. 2. Introducción <ul><li>CMOS Complementary Metal Oxide Semiconductor (Semiconductor complementario del óxido de metal.) Es una tecnología utilizada para crear circuitos integrados, como pueden ser compuertas lógicas, contadores (entre éstos, muy populares los Decimales Johnson), etc. El inversor CMOS, y en general cualquier circuito CMOS, es una configuración en donde se utilizan tanto transistores NMOS como PMOS, de allí el nombre. </li></ul><ul><li>Los chips CMOS consumen menos potencia que aquellos que usan otro tipo de transistor. Tienen especial atractivo para emplearlo en componentes que funcionen con baterías, como los ordenadores portátiles. Los ordenadores de sobremesa también contienen dispositivos de memoria CMOS de bajo consumo de potencia para almacenar la fecha, hora y configuraciones (BIOS). </li></ul>
  3. 3. Definición <ul><li>La tecnología cmos fue desarrollada por Wanlass y Sah , de Fairchild Semiconductor, a principios de los años 60. Sin embargo, su introducción comercial se debe a RCA. </li></ul><ul><li>El inversor CMOS, y en general cualquier circuito CMOS, es una configuración en donde se utilizan tanto transistores NMOS como PMOS. </li></ul><ul><li>CMOS significa Semiconductor de Metal Óxido Complementario. </li></ul><ul><li>Existen una cantidad muy grade de compuertas lógicas CMOS, que son una alternativa muy importante ante la otra tecnología: TTL (Lógica Transistor Transistor). </li></ul><ul><li>Es la tecnología más usada para la fabricación de circuitos integrados. Usa pares de transistores PMOS y NMOS de los cuales, en un instante dado, solo uno está encendido. </li></ul><ul><li>Los dispositivos CMOS consumen poca potencia y pueden fabricarse en gran escala dentro de los circuitos integrados (chips). </li></ul><ul><li>Los circuitos CMOS (incluyendo procesadores digitales) se pueden combinar con MEMS ( Micro-Electro-Mechanical Systems ) en un solo chip. </li></ul><ul><li>CMOS es la tecnología usada para fabricación de microprocesadores, memorias y ASICs ( Application Specific Integrated Circuits ). </li></ul>
  4. 4. Tecnología CMOS
  5. 5. Transistores en tecnología CMOS <ul><li>Para un sustrato tipo p </li></ul><ul><ul><li>Para evitar la aparición de diodos en directa: </li></ul></ul><ul><ul><ul><li>El sustrato p debe estar conectado a la tensión más negativa </li></ul></ul></ul><ul><ul><ul><li>El pozo n debe estar conectado a la tensión más positiva </li></ul></ul></ul><ul><ul><li>Las difusiones p+/n+ de los sustratos disminuyen la resistencia de contacto </li></ul></ul><ul><ul><li>Los transistores son simétricos </li></ul></ul>
  6. 6. Tipos de CMOS <ul><li>CMOS analógicos </li></ul><ul><li>Los transistores mos se han venido empleando, también, en circuitos analógicos, debido a dos características importantes: </li></ul><ul><li>• Alta impedancia de entrada : La puerta de un transistor mos viene a ser un pequeño condensador, por lo que no existe corriente de polarización. </li></ul><ul><li>• Reducida resistencia de canal . Un mos saturado se comporta como una resistencia cuyo valor depende dela superficie del transistor. Es decir, que si se le piden corrientes reducidas, la caída de tensión en el transistor llega a ser muy reducida. </li></ul><ul><li>Estas características posibilitan la fabricación de amplificadores operacionales &quot;Rail-to-Rail, en los que el margen de la tensión de salida abarca desde la alimentación negativa a la positiva. También es útil en la realización de reguladores de tensión &quot;Low-Dropout, filtros de capacidades conmutadas, etc. </li></ul>
  7. 7. <ul><li>CMOS y Bipolar </li></ul><ul><li>Se emplean circuitos mixtos bipolar y cmos tanto en circuitos analógicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologías. En el ámbito analógico destaca la tecnología BiCMOS, que permite mantener la velocidad y precisión de los circuitos bipolares, pero con la alta impedancia de entrada y márgenes de tensión cmos. En cuanto a las familias digitales, la idea es cortar las líneas de corriente entre alimentación y masa de un circuito bipolar, colocando transistores mos, ya que un transistor bipolar se maneja por corriente, mientras que uno mos, por tensión. </li></ul>
  8. 8. Principio de Funcionamiento <ul><li>En un circuito CMOS, la función lógica a sintetizar se implementa por duplicado mediante dos circuitos: uno basado exclusivamente en transistores pMOS, y otro basado exclusivamente en transistores nMOS. El circuito pMOS es empleado para propagar el valor binario 1 , y el circuito nMOS para propagar el valor binario 0 . Véase la figura. Representa una puerta lógica NOT o inversor. Tambien llamada Logitech. </li></ul><ul><li>Cuando la entrada es 1 , el transistor nMOS está en estado de conducción. Al estar su fuente conectada a tierra ( 0 ), el valor 0 se propaga al drenador y por tanto a la salida de la puerta lógica. El transistor pMOS, por el contrario, está en estado de no conducción </li></ul><ul><li>Cuando la entrada es 0 , el transistor pMOS está en estado de conducción. Al estar su fuente conectada a la alimentación ( 1 ), el valor 1 se propaga al drenador y por tanto a la salida de la puerta lógica. El transistor nMOS, por el contrario, está en estado de no conducción. </li></ul><ul><li>Otra de las características importantes de los circuitos CMOS es que son regenerativos : una señal degradada que acometa una puerta lógica CMOS se verá restaurada a su valor lógico inicial 0 o 1 , siempre y cuando aún esté dentro de los márgenes de ruido. </li></ul>
  9. 9. Proceso de Fabricación <ul><li>Se parte de una oblea de silicio y sobre ella se crean las estructuras de los transistores e interconexiones </li></ul>
  10. 10. Pasos para la Fabricación de un dispositivo CMOS <ul><li>Oxidación </li></ul><ul><li>Litografía </li></ul><ul><li>Apertura de ventanas en el óxido </li></ul><ul><li>Eliminación del fotoresistencia </li></ul><ul><li>Difusión / Implantación iónica de impurezas donadoras (P, As..) </li></ul><ul><li>Oxido de puerta (fino, zona activa) </li></ul><ul><li>Oxido de campo (grueso, pasivación) </li></ul><ul><li>Eliminación del óxido </li></ul><ul><li>El polisilicio y el fotoresist sirven de máscara para la implantación </li></ul><ul><li>Se fabrican las fuentes/drenadores de los transistores de canal N y los contactos </li></ul><ul><li>al sustrato (pozo) de los transitores de canal P </li></ul><ul><li>Deposición de metal, etching del metal. </li></ul><ul><li>La capa de metal 1 puede hacer contacto con el silicio (fuentes, drenadores, sustratos) y con el polisilicio (puertas) </li></ul><ul><li>Los contactos se hacen mediante ventanas cuadradas de tamaño fijo que se conectan en paralelo </li></ul><ul><li>Corte de la oblea </li></ul><ul><li>Encapsulado </li></ul><ul><li>Soldadura del chip al soporte del encapsulado </li></ul><ul><li>Soldadura de los hilos de conexión entre los PADs del chip y los pines del encapsulado </li></ul><ul><li>Cierre del encapsulado </li></ul>
  11. 11. Proceso fotolitográfico <ul><li>Mediante este proceso se crean las diferentes estructuras que componen el IC </li></ul><ul><li>De forma simplificada consiste en: </li></ul><ul><ul><li>Se cubre la oblea con un material orgánico sensible a la luz </li></ul></ul><ul><ul><li>Se exponen a la luz aquellas zonas deseadas mediante una máscara </li></ul></ul><ul><ul><li>Las zonas expuestas se eliminan fácilmente mediante un ácido </li></ul></ul><ul><ul><li>Las estructuras restantes sirven para delimitar áreas donde queremos eliminar óxido, metalizar, crear difusiones, etc... </li></ul></ul>
  12. 12. Creación del pozo n <ul><li>Se parte de la oblea con sustrato p </li></ul>
  13. 13. Creación del pozo n <ul><li>Crecimiento de SiO 2 (con O 2 o H 2 O en un horno de oxidación) </li></ul>
  14. 14. Creación del pozo n <ul><li>Se añade una capa de resina fotosensible </li></ul>
  15. 15. Creación del pozo n <ul><li>Mediante una máscara se aplica luz ultravioleta sobre la resina (la resina se polimeriza en contacto con la luz) </li></ul>
  16. 16. Creación del pozo n <ul><li>Se elimina la resina polimerizada mediante un ácido </li></ul>
  17. 17. Creación del pozo n <ul><li>Se elimina el óxido descubierto con un ácido </li></ul>
  18. 18. Creación del pozo n <ul><li>Se elimina la resina sobrante mediante un ácido </li></ul>
  19. 19. Creación del pozo n <ul><li>Mediante difusión o implantación iónica se dopa el silicio descubierto con impurezas n formándose el pozo n. </li></ul>
  20. 20. Creación del pozo n <ul><li>Se retira el óxido de silicio </li></ul>
  21. 23. Creación de estructuras <ul><li>Para la creación de estructuras mediante el proceso fotolitográfico, lo único que se necesita son las máscaras. </li></ul><ul><ul><li>Máscaras de los pozos n </li></ul></ul><ul><ul><li>Máscaras de las difusiones </li></ul></ul><ul><ul><li>Máscaras del polisilicio </li></ul></ul><ul><li>Los programas de layout: editores de máscaras </li></ul>
  22. 24. Secuencia de creación de transistores <ul><li>La creación de pozos n es el primer paso. </li></ul><ul><li>Lo siguiente es la creación de las puertas de los transistores. </li></ul><ul><ul><li>Se hace crecer un óxido fino de alta calidad y se recubre todo con una capa de polysilicio </li></ul></ul>
  23. 25. Secuencia de creación de transistores <ul><li>Usando la máscara de polisilicio se elimina el polisilicio no deseado y el óxido de puerta de debajo (la máscara del polisilicio sirve para el óxido de puerta) </li></ul>
  24. 26. Secuencia de creación de transistores <ul><li>Usando la máscara de difusiones n+, se crean las difusiones de los transistores (para el transistor nMOS, no hacen falta dos máscaras, el polisilicio impide el paso del material dopante) </li></ul>
  25. 27. Secuencia de creación de transistores <ul><li>Usando la máscara de difusiones p+, se crean las difusiones de los transistores (para el transistor pMOS, no hacen falta dos máscaras, el polisilicio impide el paso del material dopante) </li></ul>
  26. 28. Secuencia de creación de transistores <ul><li>Se cubre todo con óxido grueso </li></ul>
  27. 29. Secuencia de creación de transistores <ul><li>Con la máscara de los contactos se crean agujeros en el óxido </li></ul>
  28. 30. Secuencia de creación de transistores <ul><li>Se recubre todo con metal (Aluminio generalmente) </li></ul>
  29. 31. Secuencia de creación de transistores <ul><li>Mediante la máscara de metal, se quita de donde no haga falta </li></ul>
  30. 32. Secuencia de creación de transistores <ul><li>Dependiendo de la tecnología pueden existir varios niveles de metal: metal 1, metal 2, metal 3,... </li></ul><ul><ul><li>Cuanto más grande es el número del metal, más lejos estará situado del sustrato. </li></ul></ul><ul><li>También pueden existir varios niveles de polisilicio </li></ul>
  31. 33. Capas de Metal en los Transistores CMOS
  32. 34. DISPOSITIVO CMOS
  33. 35. Reglas de diseño <ul><li>Las da el fabricante (un fichero con formato estándar) </li></ul><ul><li>Son dependientes de la tecnología empleada </li></ul><ul><li>El cumplimiento de las reglas de diseño asegura el funcionamiento del circuito incluso con los errores (tolerancias) de fabricación. </li></ul><ul><ul><li>Desajuste en el posicionamiento de las máscaras </li></ul></ul><ul><ul><li>Suciedad </li></ul></ul><ul><ul><li>Tolerancias de los procesos </li></ul></ul><ul><li>Ejemplos: </li></ul><ul><ul><li>Anchura mínima de una pista de metal 1 </li></ul></ul><ul><ul><li>Separación mínima entre dos difusiones para asegurar que no entren en contacto tras la fabricación. </li></ul></ul><ul><ul><li>Tamaño mínimo de la puerta de un transistor </li></ul></ul><ul><li>Dichas dimensiones pueden venir expresadas en micras, o en lambdas dependiendo de si la tecnología es escalable o no. </li></ul>
  34. 36. Lógica CMOS <ul><li>La lógica CMOS ha emprendido un crecimiento constante en el área de la MSI, principalmente a expensas de la TTL, con la que compite directamente. El proceso de fabricación de CMOS es más simple que el TTL y tiene una mayor densidad de integración, lo que permite que se tengan más circuitos en un área determinada de sustrato y reduce el costo por función. La gran ventaja de los CMOS es que utilizan solamente una fracción de la potencia que se necesita para la serie TTL de baja potencia (74L00), adaptándose de una forma ideal a aplicaciones que utilizan la potencia de una batería o con soporte en una batería. El inconveniente de la familia CMOS es que es más lenta que la familia TTL, aunque la nueva serie CMOS de alta velocidad “HCMOS” (SERIES HC y HCT), que vio la luz en 1983, puede competir con las series bipolares avanzadas en cuanto a velocidad y disponibilidad de corriente, y con un consumo menor, con las series 74 y 74LS. </li></ul><ul><li>Un dispositivo CMOS consiste en distintos dispositivos MOS interconectados para formar funciones lógicas. Los circuitos CMOS combinan transistores PMOS y NMOS, cuyos símbolos más comunes son los que se muestran en la siguiente Figura. </li></ul>
  35. 37. Inversor CMOS El INVERSOR CMOS tiene dos MOSFET en serie de modo que, el dispositivo con canales P tiene su fuente conectada a + VDD (un voltaje positivo) y el dispositivo de canales N tiene su fuente conectada a masa. Las compuertas de los dos dispositivos se interconectan con una entrada común. Los drenajes de los dos dispositivos se interconectan con la salida común.
  36. 38. Inversor CMOS
  37. 39. Compuerta NAND CMOS Formada por la adición de un MOSFET de canales P en paralelo y un MOSFET de canales N en serie al INVERSOR básico
  38. 40. Compuerta NOR CMOS Una compuerta NOR CMOS se forma agregando un P-MOSFET en serie y un N-MOSFET en paralelo al inversor básico
  39. 41. Características de Dispositivos CMOS <ul><li>VOLTAJE DE ALIMENTACIÓN </li></ul><ul><li>Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15 V, por lo que la regulación del voltaje no es un aspecto crítico. Las series 74HC y 74RCT funcionan con un menor margen de 2 a 6 V. </li></ul><ul><li>Cuando se emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de alimentación sea de 5 V para que una sola fuente de alimentación de 5 V proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto con TTL se deben de tomar medidas especiales </li></ul>NIVELES DE VOLTAJE Cuando las salidas CMOS manejan sólo entradas CMOS, los niveles de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y a VDD para el estado alto. Esto es el resultado directo de la alta 8 resistencia de entrada de los dispositivos CMOS, que extrae muy poca corriente de la salida a la que está conectada.
  40. 42. De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta voltaje de entrada menor que VIL(máx) = 1.5 V como BAJO, y cualquier voltaje de entrada mayor que VIH (mín) = 3.5 V como ALTO. INMUNIDAD AL RUIDO Se denomina ruido a “cualquier perturbación involuntaria que puede originar un cambio no deseado en la salida del circuito.” El ruido puede generarse externamente por la presencia de escobillas en motores o interruptores, por acoplo por conexiones o líneas de tensión cercanas o por picos de la corriente de alimentación. Los circuitos lógicos deben tener cierta inmunidad al ruido la cual es definida como “la capacidad para tolerar fluctuaciones en la tensión no deseadas en sus entradas sin que cambie el estado de salida”. Los fabricantes establecen un margen de seguridad para no sobrepasar los valores críticos de tensión conocido como MARGEN DE RUIDO.
  41. 43. VELOCIDAD DE CONMUTACIÓN Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir capacitancias de carga relativamente grandes, su velocidad de conmutación es más rápida debido a su baja resistencia de salida en cada estado. Recordemos que una salida N-MOS tiene que cargar la capacitancia de carga a través de una resistencia relativamente grande (100 k). En el circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON del P-MOSFET, el cual es generalmente de 1 k o menor. Esto permite una carga más rápida de la capacitancia de carga. Los valores de velocidad de conmutación dependen del voltaje de alimentación que se emplee, por ejemplo en una a compuerta NAND de la serie 4000 el tiempo de propagación es de 50 ns para VDD =5 V y 25ns para VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar en frecuencias más elevadas. Por supuesto, mientras más grande sea VDD se producirá una mayor disipación de potencia. Una compuerta NAND de las series 74HC o 7411CT tiene un tpd promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta velocidad es comparable con la de la serie 74LS.
  42. 44. DISIPACIÓN DE POTENCIA La potencia disipada, es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la puerta va a consumir. Uno de los principales motivos del empleo de la lógica CMOS es su “muy bajo consumo de potencia”. Cuando un circuito lógico CMOS se encuentra en estático (sin cambiar) o en reposo, su disipación de potencia es extremadamente baja, aumentando conforme aumenta la velocidad de conmutación. SUSCEPTIBILIDAD A LA CARGA ESTÁTICAS Las familias lógicas MOS son especialmente susceptibles a daños por carga electrostática. Esto es consecuencia directa de la alta impedancia de entrada de estos CI. Una pequeña carga electrostática que circule por estas altas impedancias puede dar origen a voltajes peligrosos. Los CMOS están protegidos contra daño por carga estática mediante la inclusión en sus entradas de diodos zéner de protección. Diseñados para conducir y limitar la magnitud del voltaje de entrada a niveles muy inferiores a los necesarios para provocar daño. Si bien los zéner por lo general cumplen con su finalidad, algunas veces no comienzan a conducir con la rapidez necesaria para evitar que el CI sufra daños. Por consiguiente, sigue siendo buena idea observar las precauciones de manejo presentadas antes para todos los CI.
  43. 45. Ventajas e Inconvenientes <ul><li>Hay tres problemas principales relacionados con la tecnología cmos, aunque no son exclusivos de ella: </li></ul><ul><ul><li>• Sensibilidad a las cargas estáticas. Históricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentación, que, además de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este último método permite quitar la alimentación de un sólo dispositivo. </li></ul></ul><ul><ul><li>• Latch-Up : Consiste en la existencia de un tiristor parásito en la estructura cmos que se dispara cuando la salida supera la alimentación. Esto se produce con relativa facilidad cuando existen transitorios por usar líneas largas mal adaptadas, excesiva impedancia en la alimentación o alimentación mal desacoplada. </li></ul></ul>
  44. 46. <ul><ul><li>• Resistencia a la radiación. El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el óxido. Una partícula alfa o beta que atraviese un chip cmos puede dejar cargas a su paso, cambiando la tensión umbral de los transistores y deteriorando o inutilizando el dispositivo . Por ello existen circuitos &quot;endurecidos&quot; ( Hardened ), fabricados habitualmente en silicio sobre aislante (SOI) </li></ul></ul><ul><ul><li>El Latch-Up produce un camino de baja resistencia a la corriente de alimentación, de modo que, si no se ha previsto, acarrea la destrucción del dispositivo. Las últimas tecnologías se anuncian como inmunes al latch-up. </li></ul></ul>
  45. 47. Referencias Bibliográficas <ul><li>Internet: </li></ul>http://es.wikipedia.org/wiki/CMOS http://electronica.ugr.es/~amroldan/asignaturas/curso04-05/ftc/pdf/trab_familia_cmos.pdf http://colaboracion.uv.mx/areatecnica/JESUSG/digital/Diapositivas%20y%20notas% 20de%20clase/Tecnolog%C3%ADa_CMOS.pdf http://campusvirtual.utp.ac.pa/bibliotecavirtual/files/Tecnologia_CMOS_222.pdf
  46. 48. <ul><li>GRACIAS </li></ul>

×