Organización del Computador Parcial 2

1. Universidad “Laica Eloy Alfaro
de Manabí”
FACULTAD DE CIENCIAS INFORMATICAS
ORGANIZACIÓN DEL COMPUTADOR
PORTAFOLIO
PARCIAL II
ING. BARCIA
Cuarto «B »

2. MEMORIA
Tiempos de una memoria
• Tiempo de acceso o tiempo de respuesta:
- Tiempo que transcurre desde el envío a la memoria de
la dirección de una celda hasta la obtención del dato
• Tiempo de ciclo:
- Tiempo que transcurre desde que la memoria acepta
una petición hasta que queda lista para aceptar la
siguiente
• Tiempos condicionados a la tecnología de la memoria y a la mejora del protocolo de diálogo
memoria/CPU
Jerarquía de memoria
• Memoria ideal:
- capacidad de almacenamiento “ilimitada”
- tiempo de acceso “nulo”
• En la realidad _jerarquía de memoria:

3. Tiempos de una memoria
• Tiempo de acceso o tiempo de respuesta:
envío a la memoria de
la dirección de una celda hasta la obtención del dato
– Tiempo que transcurre desde el
• Tiempo de ciclo:
– Tiempo que transcurre desde que la memoria acepta
una petición hasta que queda lista para aceptar la
siguiente
• Tiempos condicionados a la tecnología de la memoria y a la mejora del protocolo de
diálogo memoria/CPU

5. Tipos de Memoria
• RAM Dinámica (DRAM): Dynamic Random Access Memory
- Núcleo básico: condensador
- Alta densidad, bajo coste _ Memoria principal
- Necesita refrescar la información, elevado Tacceso
• RAM Estática (SRAM): Static Random Access Memory
- Núcleo básico: flip-flop
- Baja densidad, alto coste _ Memoria cache
- No necesita refresco, menor Tacceso (6/7 veces menor)

7. Tipos de Memoria
• RAM Dinámica (DRAM): Dynamic Random Access Memory
- Núcleo básico: condensador
- Alta densidad, bajo coste _ Memoria principal
- Necesita refrescar la información, elevado Tacceso
• RAM Estática (SRAM): Static Random Access Memory
- Núcleo básico: flip-flop
- Baja densidad, alto coste _ Memoria cache
- No necesita refresco, menor Tacceso (6/7 veces menor)

8. Memorias asociativas
– SRAM con acceso por contenido
– Búsqueda en paralelo hardware
complejo y caro
– Utilización: TLB/estructura interna cache
_

9. Sistema de memoria
• Estructura de la memoria:
– Dirección, posición, contenido, bus @, bus datos,
bus control
– Palabra del procesador (32, 64 bits)
• Direccionamiento:
– Byte: bus @ direcciona todos los bytes de memoria
– Palabra: bus @ sólo direcciona palabras
– Normalmente: byte
• palabra = @ física div tamaño de palabra (byte)