Clock Resources and DCMs: An Overview of Digital Clock Managers

ESCUELA DE INGENIERÍAS
ELÉCTRICA, ELECTRÓNICA
Y DE TELECOMUNICACIONES

CLOCK RESOURCES AND
DCMs
Gustavo A. Ochoa Blanco.
Jhon F. Cruz Buitrago.

lunes, 09 de abril de 2012 CONSTRUIMOS FUTURO

2

Global Clock Resources

lunes, 09 de abril de 2012
Clock Resources and DCMs

3

ADMINISTRADORES DIGITALES DE
RELOJ (DCMs)

Los DCMs integran capacidades avanzadas
del reloj, dentro de la red de distribución
dedicada del reloj del FPGA. Las principales
funciones del DCM se pueden resumir en:


4

• Eliminar el sesgo del reloj (clock skew), ya sea dentro
del FPGA o con componentes externos. De este modo
se mejora el rendimiento del sistema y se eliminan los
retardos de ruteo del reloj.

• Producir corrimiento de fase (Phase shifting) de una
señal de reloj, ya sea por una fracción del periodo de
reloj o por incrementos fijos.


5

• Multiplicar o dividir la frecuencia de entrada del reloj,
generando una frecuencia completamente nueva.

• Acondicionar la señal de entrada del reloj, asegurando
un reloj limpio, con un ciclo de trabajo del 50%.

• Amplificar de nuevo (rebuffer) una señal de reloj,
normalmente para eliminar el sesgo (deskew) y
convertir la señal de entrada a un estándar diferente


6

ARQUITECTURA DE UN DCM


7

Un DCM esta constituido por cuatro
bloques funcionales:

1. Un bloque de lazo de seguimiento de
retardo (Delay-Locked-Loop-DLL).

2. Un sintetizador digital de frecuencia
(Digital Frequency Syntheziser - DFS).

8

3. Un bloque de desplazamiento de fase
(pashe shifter - PS).

4. Logica de estado (status logic).


9

DELAY LOCKED LOOP

El bloque de lazo de seguimiento de retardo (DLL) es el
encargado de eliminar el sesgado de la señal de reloj. El
sesgado de la señal de reloj es un problema inherente de
los sistemas sincrónicos y consiste en la desviación del
alineamiento a la fase cero debido a retardos en las rutas
que toma la señal de reloj dentro del dispositivo,
causando que dicha señal llegue a diferentes puntos del
sistema en tiempos diferentes generando una disminución
del rendimiento del sistema.


10

Diagrama funcional del Delay-Locked Loop (DLL)


11

DIGITAL FREQUENCY SYNTHESIZER

Mediante el sintetizador digital de frecuencias, un DCM
puede generar diferentes señales de reloj, las cuales se
derivan de la señal de entrada y un coeficiente resultante
de la division de dos numeros enteros tal como se
muestra en la siguiente ecuacion:


12

PHASE SHIFT

El bloque de desplazamiento de fase controla la relación
de fase existente en todas las nueve salidas del DCM con
respecto a la fase de la señal de reloj de entrada. Con
este bloque es posible realizar desfases controlados de la
señal de reloj en una fracción fija o variable de su periodo.

El bloque de desplazamiento de fase puede generar
señales de reloj con cuatro diferentes tipos de desfase:


13

Desplazamiento de fase fijos:

1. Salidas desfasadas medio periodo, con desfase de 0o
y 180º

2. Salidas con desfase en cuadratura con desfases de
0o, 90o, 180o y 270º

3. Desplazamientos de fase finos, con una resolución de
desfase de 1/256 del periodo de la señal de reloj de
entrada.


14

Desplazamiento de fase variable

4. Los desplazamientos de fase variable, son
controlados en la aplicación desarrollada en la FPGA;
pueden variar en pasos de 1/256 del periodo de la
señal del reloj de entrada de la familia spartan-3.


15

STATUS LOGIC

La lógica de estado indica el estado actual del
DCM a través de las señales de salida LOCKED,
STATUS[0], STATUS[1] y STATUS[2]. La señal
de salida LOCKED indica si las salidas del DCM
están en fase con la entrada CLKIN. La señal de
salida STATUS indica el estado y las operaciones
de los bloques DLL y PS.


16

LOCALIZACIÓN RELATIVA DE LOS DCMs EN LAS FPGAs
DE LA PLATAFORMA SPARTAN


17

UBICACIÓN DE LOS OCHO BLOQUES DE DCM EN
SPARTAN-3 FPGA


18

DIAGRAMA DE BLOQUE DCM


19

MULTIPLICACIÓN RELOJ, DIVISIÓN RELOJ Y SÍNTESIS DE
RELOJ.


20

CLOCK SKEW

Ques es
Clock skew ?


21

COMO ELIMINAR EL CLOCK SKEW


22

CLOCK SKEW


23

DIVISOR FRECUENCIA Vs DCM


24

DCMs EN CASCADA

Tiene ventajas y desventajas.


25

Clock Jitter.

• Es la variación de un flanco de reloj de
su posición original en el tiempo.


26

GRACIAS


Clock Resources and DCMs: An Overview of Digital Clock Managers

Recomendados

Recomendados

Más contenido relacionado

Similar a Clock Resources and DCMs: An Overview of Digital Clock Managers

Similar a Clock Resources and DCMs: An Overview of Digital Clock Managers (20)

Último

Último (19)

Clock Resources and DCMs: An Overview of Digital Clock Managers