SlideShare una empresa de Scribd logo
1 de 8
Memoria Caché
Por: Robinson, Ricardo 3-736-747 – Sugaste, Ilda 3-734-1240
Lic. En Desarrollo De Software 5LS321
Facultad De Ingeniería En Sistemas Computacionales
Memoria Caché
La caché es la memoria de acceso rápido de una
computadora, que guarda temporalmente los datos recientemente
procesados.
Es un búfer especial de memoria que poseen las computadoras,
que funciona de manera similar a la memoria principal, pero es de
menor tamaño y de acceso más rápido.
Principio De Memoria Caché
El uso de la memoria caché se sustenta en dos principios o propiedades que
exhiben los programas: *Principio 1 y Principio 2.
• Principio 1: Principio de localidad espacial referenciadas tienen una alta
probabilidad de ser también referenciadas en el futuro cercano.
• Principio 2: Principio de localidad temporal de referencia cuando se accede a
una posición de memoria, es muy probable que un lapso de tiempo corto,
dicha posición de memoria sea accedida nuevamente.
A la hora de diseñar un sistema de memoria caché hay que elegir entre una
serie de alternativas para cada uno de los siguientes elementos de diseño:
Elementos De Diseño
Función De
Correspondencia
Algoritmo de
Sustitución
Política De Escritura
Política De
Búsqueda en
Bloques
Cachés
independientes para
datos e
instrucciones.
Correspondencia
• Existen tres funciones de correspondencia para
definir la posible ubicación de un bloque de
memoria principal (Mp) en la memoria caché
(Mc): directa, asociativa y asociativa por
conjuntos.
Política De Escritura
Política de escritura: Determinan el instante en que se actualiza la información
en memoria principal cuando se hace una escritura en la memoria caché.
Escritura Inmediata: Se escribe a la vez en Memoria caché y Memoria
principal.
Escritura Aplazada: Actualiza únicamente la Memoria caché luego de la
modificación de sus datos.
Escritura Obligada: Obliga y guarda la memoria cache a los datos.
Tamaño de Línea
A medida que aumenta el tamaño de bloque la tasa de aciertos primero
aumenta debido al principio de localidad, pero más tarde decrecerá ya que
cada palabra adicional estará más lejos de la palabra requerida, y por tanto
es más improbable que sea necesaria a corto plazo. La relación entre
tamaño de bloque y tasa de aciertos es compleja, dependiendo de las
características de localidad de cada programa particular (entre 4 y 8
unidades direccionables).
Números De Caché
Con el aumento de densidad de integración (ley de Moore) ha sido posible tener una
caché en el mismo chip del procesador: caché on-chip.
* Interna (L1): reduce el tiempo de acceso pues elimina el acceso al bus. Es pequeña ya
que debe caber en la CPU. Suele utilizar emplazamiento directo.
* Externa (L2): grande (2MB) y suele utilizar emplazamiento asociativo por conjuntos.

Más contenido relacionado

La actualidad más candente

La actualidad más candente (11)

Ejemplos codificacion de memorias
Ejemplos codificacion de memorias Ejemplos codificacion de memorias
Ejemplos codificacion de memorias
 
97 2003
97 200397 2003
97 2003
 
Interrupicones, Multiprogramación y Jerarquía de la memoria.
Interrupicones, Multiprogramación y Jerarquía de la memoria.Interrupicones, Multiprogramación y Jerarquía de la memoria.
Interrupicones, Multiprogramación y Jerarquía de la memoria.
 
6.sexto taller
6.sexto taller6.sexto taller
6.sexto taller
 
Hortal arquitectura
Hortal arquitecturaHortal arquitectura
Hortal arquitectura
 
La memoria cache
La memoria cacheLa memoria cache
La memoria cache
 
Jose angel
Jose angelJose angel
Jose angel
 
Daniel
DanielDaniel
Daniel
 
Latencia en la memoria ram
Latencia en la memoria ramLatencia en la memoria ram
Latencia en la memoria ram
 
Sist distribuidos
Sist distribuidosSist distribuidos
Sist distribuidos
 
Trabajo 18
Trabajo 18Trabajo 18
Trabajo 18
 

Similar a Memoria cache

4 memoria
4 memoria4 memoria
4 memoriaKRNFORD
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoriapuracastillo
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoriapuracastillo
 
Gestiond memoria-pnfi
Gestiond memoria-pnfiGestiond memoria-pnfi
Gestiond memoria-pnfipuracastillo
 
Cuestionario terminado
Cuestionario terminadoCuestionario terminado
Cuestionario terminadofloresitalagu
 
Arquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEArquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEYESENIA CETINA
 
Curso Infraestructura Hosting y cloud Computing
Curso Infraestructura Hosting y cloud Computing Curso Infraestructura Hosting y cloud Computing
Curso Infraestructura Hosting y cloud Computing Abserver
 
Administración de Memoria - Sistemas Operativos
Administración de Memoria - Sistemas OperativosAdministración de Memoria - Sistemas Operativos
Administración de Memoria - Sistemas OperativosPablo Macon
 
Memoria cache y virtual
Memoria cache y virtualMemoria cache y virtual
Memoria cache y virtualBrayan HĂz
 
Tipos de memoria en un computador.
Tipos de memoria en un computador.Tipos de memoria en un computador.
Tipos de memoria en un computador.Brayan D'Nobrega
 
Tipos de memoria
Tipos de memoriaTipos de memoria
Tipos de memoriaRayzeraus
 
Memoria del compurador
Memoria del compuradorMemoria del compurador
Memoria del compuradorJesus Portillo
 
Material ayuda arquitectura ii
Material ayuda   arquitectura iiMaterial ayuda   arquitectura ii
Material ayuda arquitectura iiObstetricia Unvime
 

Similar a Memoria cache (20)

ARQII_00-Repaso2.pdf
ARQII_00-Repaso2.pdfARQII_00-Repaso2.pdf
ARQII_00-Repaso2.pdf
 
4 memoria
4 memoria4 memoria
4 memoria
 
7 memoria cache
7 memoria cache7 memoria cache
7 memoria cache
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoria
 
Gestion de memoria
Gestion de memoriaGestion de memoria
Gestion de memoria
 
Gestiond memoria-pnfi
Gestiond memoria-pnfiGestiond memoria-pnfi
Gestiond memoria-pnfi
 
Cuestionario terminado
Cuestionario terminadoCuestionario terminado
Cuestionario terminado
 
Arquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHEArquitectura de memorias RAM, ROM Y CACHE
Arquitectura de memorias RAM, ROM Y CACHE
 
Trabajo 12! ;)
Trabajo 12! ;)Trabajo 12! ;)
Trabajo 12! ;)
 
Memoria cache.pptx
Memoria cache.pptxMemoria cache.pptx
Memoria cache.pptx
 
Curso Infraestructura Hosting y cloud Computing
Curso Infraestructura Hosting y cloud Computing Curso Infraestructura Hosting y cloud Computing
Curso Infraestructura Hosting y cloud Computing
 
Administración de Memoria - Sistemas Operativos
Administración de Memoria - Sistemas OperativosAdministración de Memoria - Sistemas Operativos
Administración de Memoria - Sistemas Operativos
 
Memoria cache y virtual
Memoria cache y virtualMemoria cache y virtual
Memoria cache y virtual
 
Tipos de memoria en un computador.
Tipos de memoria en un computador.Tipos de memoria en un computador.
Tipos de memoria en un computador.
 
Tipos de memoria
Tipos de memoriaTipos de memoria
Tipos de memoria
 
Tipos de memoria
Tipos de memoriaTipos de memoria
Tipos de memoria
 
Memoria virtual
Memoria  virtualMemoria  virtual
Memoria virtual
 
Memoria cache.pptx
Memoria cache.pptxMemoria cache.pptx
Memoria cache.pptx
 
Memoria del compurador
Memoria del compuradorMemoria del compurador
Memoria del compurador
 
Material ayuda arquitectura ii
Material ayuda   arquitectura iiMaterial ayuda   arquitectura ii
Material ayuda arquitectura ii
 

Más de Ricardo Joel Robinson Gonzalez

Más de Ricardo Joel Robinson Gonzalez (20)

La violencia intrafamiliar en la provincia de colon
La violencia intrafamiliar en la provincia de colonLa violencia intrafamiliar en la provincia de colon
La violencia intrafamiliar en la provincia de colon
 
Manual de robo pro
Manual de robo proManual de robo pro
Manual de robo pro
 
Instituto Benigno Jimenez Garay
Instituto Benigno Jimenez GarayInstituto Benigno Jimenez Garay
Instituto Benigno Jimenez Garay
 
Instituto Benigno Jimenez Garay
Instituto Benigno Jimenez GarayInstituto Benigno Jimenez Garay
Instituto Benigno Jimenez Garay
 
Tablero magnetico
Tablero magneticoTablero magnetico
Tablero magnetico
 
Taller de sistemas robóticos
Taller de sistemas robóticosTaller de sistemas robóticos
Taller de sistemas robóticos
 
Proteccion de la informacion
Proteccion de la informacionProteccion de la informacion
Proteccion de la informacion
 
Métodos para guardar la información
Métodos para guardar la informaciónMétodos para guardar la información
Métodos para guardar la información
 
La informática educativa
La informática educativaLa informática educativa
La informática educativa
 
Funciones de bd en php
Funciones de bd en phpFunciones de bd en php
Funciones de bd en php
 
Unidad central de procesamiento
Unidad central de procesamientoUnidad central de procesamiento
Unidad central de procesamiento
 
Ui controles JAVA Android
Ui controles JAVA AndroidUi controles JAVA Android
Ui controles JAVA Android
 
Sistemas Operativos Gestión de memoria
Sistemas Operativos Gestión de memoriaSistemas Operativos Gestión de memoria
Sistemas Operativos Gestión de memoria
 
Sistemas Operativos
Sistemas OperativosSistemas Operativos
Sistemas Operativos
 
Seguridad en php
Seguridad en phpSeguridad en php
Seguridad en php
 
Software educativo
Software educativoSoftware educativo
Software educativo
 
Programación y algoritmos c++
Programación y algoritmos c++Programación y algoritmos c++
Programación y algoritmos c++
 
Taller de sistemas roboticos
Taller de sistemas roboticosTaller de sistemas roboticos
Taller de sistemas roboticos
 
La arquitectura de computadora
La arquitectura de computadoraLa arquitectura de computadora
La arquitectura de computadora
 
Portugal en londres 2012
Portugal en londres 2012Portugal en londres 2012
Portugal en londres 2012
 

Último

Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricKeyla Dolores Méndez
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfsoporteupcology
 
9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudianteAndreaHuertas24
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIAWilbisVega
 
Desarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfDesarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfJulian Lamprea
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...silviayucra2
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITMaricarmen Sánchez Ruiz
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)GDGSucre
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan JosephBRAYANJOSEPHPEREZGOM
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx241521559
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíassuserf18419
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxLolaBunny11
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveFagnerLisboa3
 

Último (13)

Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 
Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdf
 
9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante9egb-lengua y Literatura.pdf_texto del estudiante
9egb-lengua y Literatura.pdf_texto del estudiante
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
 
Desarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfDesarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdf
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNIT
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptx
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 

Memoria cache

  • 1. Memoria Caché Por: Robinson, Ricardo 3-736-747 – Sugaste, Ilda 3-734-1240 Lic. En Desarrollo De Software 5LS321 Facultad De Ingeniería En Sistemas Computacionales
  • 2. Memoria Caché La caché es la memoria de acceso rápido de una computadora, que guarda temporalmente los datos recientemente procesados. Es un búfer especial de memoria que poseen las computadoras, que funciona de manera similar a la memoria principal, pero es de menor tamaño y de acceso más rápido.
  • 3. Principio De Memoria Caché El uso de la memoria caché se sustenta en dos principios o propiedades que exhiben los programas: *Principio 1 y Principio 2. • Principio 1: Principio de localidad espacial referenciadas tienen una alta probabilidad de ser también referenciadas en el futuro cercano. • Principio 2: Principio de localidad temporal de referencia cuando se accede a una posición de memoria, es muy probable que un lapso de tiempo corto, dicha posición de memoria sea accedida nuevamente.
  • 4. A la hora de diseñar un sistema de memoria caché hay que elegir entre una serie de alternativas para cada uno de los siguientes elementos de diseño: Elementos De Diseño Función De Correspondencia Algoritmo de Sustitución Política De Escritura Política De Búsqueda en Bloques Cachés independientes para datos e instrucciones.
  • 5. Correspondencia • Existen tres funciones de correspondencia para definir la posible ubicación de un bloque de memoria principal (Mp) en la memoria caché (Mc): directa, asociativa y asociativa por conjuntos.
  • 6. Política De Escritura Política de escritura: Determinan el instante en que se actualiza la información en memoria principal cuando se hace una escritura en la memoria caché. Escritura Inmediata: Se escribe a la vez en Memoria caché y Memoria principal. Escritura Aplazada: Actualiza únicamente la Memoria caché luego de la modificación de sus datos. Escritura Obligada: Obliga y guarda la memoria cache a los datos.
  • 7. Tamaño de Línea A medida que aumenta el tamaño de bloque la tasa de aciertos primero aumenta debido al principio de localidad, pero más tarde decrecerá ya que cada palabra adicional estará más lejos de la palabra requerida, y por tanto es más improbable que sea necesaria a corto plazo. La relación entre tamaño de bloque y tasa de aciertos es compleja, dependiendo de las características de localidad de cada programa particular (entre 4 y 8 unidades direccionables).
  • 8. Números De Caché Con el aumento de densidad de integración (ley de Moore) ha sido posible tener una caché en el mismo chip del procesador: caché on-chip. * Interna (L1): reduce el tiempo de acceso pues elimina el acceso al bus. Es pequeña ya que debe caber en la CPU. Suele utilizar emplazamiento directo. * Externa (L2): grande (2MB) y suele utilizar emplazamiento asociativo por conjuntos.