1. 1.Cuáles son las tecnologías utilizadas en la fabricación de componentes digitales?.
Explíquelas características de los TTL y CMOS indicando sus ventajas y desventajas?.
La tecnología digital se define en oposición a lo que denominaríamos tecnologías analógicas.
Cuando hablamos de analógico o digital nos referimos a la forma de representar la información
entendiendo información en sentido amplio
Tradicionalmente, la información, las señales de todo tipo, se medían y procesaban con
tecnología analógica. En tecnología analógica, una información o una señal, se representapor
otra análoga (de ahí el nombre) que varía de forma continua conforme varía la señal original. El
carácter fundamental de la tecnología analógica es esta de señales continuas. Frente a
la alternativa analógica, surge la alternativa digital. En el caso de señales digitales, no nos
movemos en rangos continuos de señal, sino que se utilizan valores discretos es decir,
discontinuos (discretos, dicho para andar por casa, es a saltos). Aunque, aprimera vista,
parece una opción de más calidad la analógica, la opción digital presenta muy fuertesventajas y
de hecho la tecnología actual opta, en muchos casos, por lo digital
TTL y CMOS indicando sus ventajas y desventajas Ventajas y desventajas CMOS
La familia lógica tiene una serie de ventajas que la hacen superior a otras en la fabricación de
circuitos integrados digitales:
* El bajo consumo de potencia estática, gracias a la alta impedancia de entrada de los
transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS sólo
experimentará corrientes parásitas. Esto es debido a que en ninguno de los dos estados lógicos
existe un camino directo entre la fuente de alimentación y el terminal de tierra, o lo que es lo
mismo, uno de los dos transistores que forman el inversor CMOS básico se encuentra en la
región de corte en estado estacionario.
* Gracias a su carácter regenerativo, los circuitos CMOS son robustos frente a ruido o de
gradación de señal debido a la impedancia del metal de interconexión.

2. * Los circuitos CMOS son sencillos de diseñar
* La tecnología de fabricación está muy desarrollada, y es posible conseguir densidades de
integración muy altas a un precio mucho menor que otras tecnologías.
Algunos de los inconvenientes son los siguientes:
* Debido al carácter capacitivo de los transistores MOSFET, y al hecho de que estos son
empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es
comparativamente menor que la de otras familias lógicas.
* Son vulnerables a latch-up: Consiste en la existencia de un tiristor parásito en la estructura
CMOS que entra en conducción cuando la salida supera la alimentación. Esto se produce con
relativa facilidad debido a la componente inductiva de la red de alimentación de los circuitos
integrados. Ellatch-up produceun camino de baja resistencia a la corrientede alimentación que acarrea la
destrucción del dispositivo. Siguiendo las técnicas de diseño adecuadas este riesgo es
prácticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y pozos de
difusión con suficiente regularidad, para asegurarse de que está sólidamente conectado a masa
o alimentación.
* Según se va reduciendo el tamaño de los transistores, las corrientes parásitas empiezan a
ser comparables a las corrientes dinámicas (debidas a la conmutación de los dispositivos)
Ventajas y desventajasTTL
*Alimentación de 5V con un voltaje mínimo de 4.75 y un voltaje máximo de 5.25, por debajo del
voltaje mínimo el componente puede no funcionar correctamente y por encima del
voltaje máximo se puede dañar.
*Los niveles lógicos vienen definidos por el rango de tensión comprendida entre 0,2V y0,8V
para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto).
*La velocidad de transmisión entre los estados lógicos es su mejor base, si bien esta
característicale hace aumentar su consumo siendo su mayor enemigo.
Motivo por elcual
han aparecido diferentes versiones de TTL como FAST, LS, S, etc y últimamente losCMOS:
HC, HCT y HCTLS. En algunos casos puede alcanzar poco más de los 250 MHz.
*Las señales de salida TTL se degradan rápidamente si no se transmiten a través de circuitos
adicionales de transmisión (no pueden viajar más de 2 m por cable sin graves pérdidas)

3. 2. Muestre en un gráfico y defina para los CI, tanto para TTL como para CMOS los términos:
VIH, VOL, VIL, VOH
Familias lógicas
Los circuitos digitales emplean componentes encapsulados, los cuales pueden albergar puertas
lógicas o circuitos lógicos más complejos.
Estos componentes están estandarizados, para que haya una compatibilidad entre fabricantes,
de forma que las características más importantes sean comunes. De forma global los
componentes lógicos se engloban dentro de una de las dos familias siguientes:
TTL: diseñada para una alta velocidad.
CMOS: diseñada para un bajo consumo.
Actualmente dentro de estas dos familias se han creado otras, que intentan conseguir lo mejor
de ambas: un bajo consumo y una alta velocidad.
No se hace referencia a la familia lógica ECL, la cual se encuentra a caballo entre la TTL y la
CMOS. Esta familia nació como un intento de conseguir la rapidez de TTL y el bajo consumo de
CMOS, pero en raras ocasiones se emplea.
Comparación de las familias
PARAMETRO TTL
estándar
TTL
74L
TTL Schottky
de baja
potencia (LS)
Fairchild
4000B CMOS
(con Vcc=5V)
Fairchild
4000B CMOS
(con Vcc=10V)
Tiempo de
propagación de
puerta
10 ns 33 ns 5 ns 40 ns 20 ns
Frecuencia máxima
de funcionamiento
35 MHz 3
MHz
45 MHz 8 MHz 16 MHz
Potencia disipada
por puerta
10 mW 1 mW 2 mW 10 nW 10 nW
Margen de ruido
admisible
1 V 1 V 0'8 V 2 V 4 V
Fan out 10 10 20 50 (*) 50 (*)
(*) O lo que permita el tiempo de propagación admisible
Dentro de la familia TTL encontramos las siguiente sub-familias:
L: Lowpower = dsipación de potencia muy baja
LS: LowpowerSchottky = disipación y tiempo de propagación pequeño.

4. S: Schottky = disipación normal y tiempo de propagación pequeño.
AS: AdvancedSchottky = disipación normal y tiempo de propagación extremadamente
pequeño.
TENSION DE ALIMENTACION
CMOS: 5 a 15 V (dependiendo de la tensión tendremos un tiempo de propagación).
TTL: 5 V.
Parámetros de puerta
Las puertas lógicas no son dispositivos ideales, por lo que vamos a tener una serie de
limitaciones impuestas por el propio diseño interno de los dispositivos lógicos. Internamente la
familia TTL emplea transistores bipolares (de aquí su alto consumo), mientras que la familia
CMOS emplea transistores MOS (a lo que debe su bajo consumo).
MARGEN DEL CERO
Es el rango de tensiones de entrada en que se considera un cero lógico:
VIL máx: tensión máxima que se admite como cero lógico.
VIL mín: tensión mínima que se admite como cero lógico.
MARGEN DEL UNO
Es el rango de tensiones de entrada en que se considera un uno lógico:
VIH máx: tensión máxima que se admite como uno lógico.
VIH mín: tensión mínima que se admite como uno lógico.
MARGEN DE TRANSICION
Se corresponde con el rango de tensiones en que la entrada es indeterminada y puede ser
tomada como un uno o un cero. Esta zona no debe ser empleada nunca, ya que la puerta se
comporta de forma incorrecta.
MT = VIH mín - VIL máx
AMPLITUD LOGICA
Debido a que dos puertas de la misma familia no suelen tener las mismas características
debemos emplear los valores extremos que tengamos, utilizando el valor de VIL máx más bajo
y el valor de VIH mín más alto.

5. AL máx: VH máx - VL mín
AL mín: VH mín - VL máx
RUIDO
El ruido es el elemento más común que puede hacer que nuestro circuito no funcione habiendo
sido diseñado perfectamente. El ruido puede ser inherente al propio circuito (como
consecuencia de proximidad entre pistas o capacidades internas) o también como consecuencia
de ruido exterior (el propio de un ambiente industrial).
Si trabajamos muy cerca de los límites impuestos por VIH y VIL puede que el ruido impida el
correcto funcionamiento del circuito. Por ello debemos trabajar teniendo en cuenta un margen
de ruido:
VMH (margen de ruido a nivel alto) = VOH mín - VIH mín
VML (margen de ruido a nivel bajo) = VIL máx - VOL máx
VOH y VOL son los niveles de tensión del uno y el cero respectivamente para la salida de la
puerta lógica.
Supongamos que trabajamos a un nivel bajo de VOL = 0'4 V con VIL máx = 0'8 V. En estas
condiciones tendremos un margen de ruido para nivel bajo de:
VML = 0'8 - 0'4 = 0'4 V
FAN OUT
Es el máximo número de puertas que podemos excitar sin salirnos de los márgenes
garantizados por el fabricante. Nos asegura que en la entrada de las puertas excitadas:
VOH es mayor que VOH mín
VOL es menor que VOL mín
Para el caso en que el FAN OUT sea diferente a nivel bajo y a nivel alto, escogeremos el FAN
OUT más bajo para nuestros diseños.
Si además nos encontramos con que el fabricante no nos proporciona el FAN OUT podemos
calcularlo como:
FAN OUT = IOL máx / IIL máx
Donde IOL e IIL son las corrientes de salida y entrada mínimas de puerta.
POTENCIA DISIPADA

6. Es la media de potencia disipada a nivel alto y bajo. Se traduce en la potencia media que la
puerta va a consumir.
TIEMPOS DE PROPAGACION
Definimos como tiempo de propagación el tiempo transcurrido desde que la señal de entrada
pasa por un determinado valor hasta que la salida reacciona a dicho valor.
vamos a tener dos tiempos de propagación:
Tphl = tiempo de paso de nivel alto a bajo.
Tplh = tiempo de paso de nivel bajo a alto.
Como norma se suele emplear el tiempo medio de propagación, que se calcula como:
Tpd = (Tphl + Tplh)/2
FRECUENCIA MAXIMA DE FUNCIONAMIENTO
Se define como:
Fmáx = 1 / (4 * Tpd

7. 6. Obtener la tabla de verdad de los circuitos mostrados
# A B C D CD
0 0 0 0 0 0 1 1
1 0 0 0 1 0 1 1
2 0 0 1 0 0 1 1
3 0 0 1 1 1 1 1
4 0 1 0 0 0 1 1
5 0 1 0 1 0 1 1
6 0 1 1 0 0 1 1
7 0 1 1 1 1 0 1
8 1 0 0 0 0 1 0
9 1 0 0 1 0 1 0
10 1 0 1 0 0 1 0
11 1 0 1 1 1 1 0
12 1 1 0 0 0 1 0
13 1 1 0 1 0 1 0
14 1 1 1 0 0 1 0
15 1 1 1 1 1 0 1

8. Sea la representación booleana
Reduciendo
Ahora hacemos la tabla de verdad con la expresión reducida
# A B C D
0 0 0 0 0 0 1
1 0 0 0 1 0 1
2 0 0 1 0 0 1
3 0 0 1 1 0 1
4 0 1 0 0 0 1
5 0 1 0 1 0 1
6 0 1 1 0 0 1
7 0 1 1 1 1 1
8 1 0 0 0 0 0
9 1 0 0 1 0 0
10 1 0 1 0 0 0
11 1 0 1 1 0 0
12 1 1 0 0 0 0
13 1 1 0 1 0 0
14 1 1 1 0 0 0
15 1 1 1 1 1 1
7.Obtener la expresión booleana de las salidas F y G .Halle la tabal de verdad de la función G

9. F =
Por ley de Morgan
Para la función G
Simplificando
# A B C D
0 0 0 0 0 0 0 1 1 0
1 0 0 0 1 0 0 1 1 0
2 0 0 1 0 1 0 0 0 0
3 0 0 1 1 1 0 0 0 0
4 0 1 0 0 0 0 1 0 0
5 0 1 0 1 0 0 1 0 0
6 0 1 1 0 0 0 0 0 1
7 0 1 1 1 0 0 0 0 1
8 1 0 0 0 0 0 1 1 0
9 1 0 0 1 0 1 1 1 0
10 1 0 1 0 0 0 0 0 1
11 1 0 1 1 0 1 0 0 0
12 1 1 0 0 0 0 1 0 0
13 1 1 0 1 0 1 1 0 0
14 1 1 1 0 0 0 0 0 1
15 1 1 1 1 0 1 0 0 0

10. 8.Obtener la expresión booleana y la tabla de verdad del siguiente circuito
La expresión booleana es
La tabla de verdad:
# X Y Z
0 0 0 0 1 0 0
1 0 0 1 1 1 1
2 0 1 0 0 0 0
3 0 1 1 0 0 0
4 1 0 0 1 0 1
5 1 0 1 1 1 1
6 1 1 0 0 0 1
7 1 1 1 0 0 1