2. La familia TTL es la mas grande de los circuitos
integrados (ICs), pero la familia CMOS está creciendo
rapidamente. No son caros, pero consumen mucha
energía y deben alimentarse con +5 voltios. Las puertas
individuales, puden consumir de 3 a 4 mA.
Las versiones Schottky de bajo consumo de chips TTL,
solo consumen un 20% de energía pero son mas caras.
Los números de piezas de estos chips llevan LS en el
centro de su nomenclatura.
Familia Lógica CMOS
La familia CMOS (complementary metal oxide
semiconductor), contiene la mayor parte de los
equivalentes chips TTL. Los chips CMOS tienen mucha
menor necesidad de energía (consumen sobre 1 mA) y
operan con un gran rango de voltajes de alimentación
(normalmente de 3 a 18 voltios). La nomenclatura del
modelo CMOS llevan una C en el centro de su
numeración, por ejemplo el 74C04 es el CMOS
equivalente del TTL 7404. Un gran inconveniente es la
extrema sensibilidad a la electricidad estática -se deben
proteger cuidadosamente contra las descargas de
electricidad estática-.
3. Circuitos Integrados Lógicos NMOS y PMOS
Los semicinductores PMOS y NMOS (P- and N-channel
Metal Oxide Semiconductors), ofrecen la ventaja de una
mayor densidad de componentes que los chips TTL. No
hay tantos equivalentes con la familia TTL (la familia
CMOS, tiene muchos mas). Son sensibles a los daños
causados por la electricidad estática.
Designaciones de Componente:
Los circuitos integrados de la familia lógica TTL, tienen
una designación de pieza formada por un número de
cuatro a cinco dígitos. Con la incorporación de otros tipos
de construcciones de dispositivos, se añadieron letras al
centro de la numeración, para recordar al usuario que no
se está utilizando el chip básico TTL. Los números de
dispositivos que empiezan con un prefijo corresponden a
su serie, seguida por otro número que identifica el chip
individual.
7400 La designación TTL .
74C00 El equivalente CMOS.
74LS00 La implementación del Schottky de bajo
consumo.
4. 1.1 CARACTERISTICAS
Su tensión de alimentación característica se halla
comprendida entre los 4,75V y los 5,25V (como se ve,
un rango muy estrecho). Normalmente TTL trabaja con
5V.
Los niveles lógicos vienen definidos por el rango de
tensión comprendida entre 0,0V y 0,8V para el estado L
(bajo) y los 2,4V y Vcc para el estado H (alto).
La velocidad de transmisión entre los estados lógicos
es su mejor base, si bien esta característica le hace
aumentar su consumo siendo su mayor enemigo.
Motivo por el cual han aparecido diferentes versiones
de TTL como FAST, LS, S, etc. y últimamente los
CMOS: HC, HCT y HCTLS. En algunos casos puede
alcanzar poco más de los 250 MHz.
Las señales de salida TTL se degradan rápidamente si
no se transmiten a través de circuitos adicionales de
transmisión (no pueden viajar más de 2 m por cable sin
graves pérdidas).
TECNOLOGIA
La tecnología TTL se caracteriza por tener tres etapas,
siendo la primera la que le nombra:
Etapa de entrada por emisor: se utiliza un transistor
multiemisor en lugar de la matriz de diodos de DTL.
Separador de fase: es un transistor conectado
en emisor común que produce en su colector y
emisor señales en contrafase
5. Driver: está formada por varios transistores, separados
en dos grupos. El primero va conectado al emisor del
separador de fase y drenan la corriente para producir el
nivel bajo a la salida. El segundo grupo va conectado al
colector del divisor de fase y produce el nivel alto.
Esta configuración general varía ligeramente entre
dispositivos de cada familia, principalmente la etapa de
salida, que depende de si son búferes o no y si son
de colector abierto, tres estados
Se presentan mayores variaciones entre las distintas
familias: 74N, 74L y 74H que difieren principalmente en el
valor de las resistencias de polarización, pero los 74LS (y
no 74S) carecen del transistor multiemisor característico
de TTL. En su lugar llevan una matriz de diodos Scott
(como DTL). Esto les permite aceptar un margen más
amplio de tensiones de entrada, hasta 15V en algunos
dispositivos, para facilitar su interfaz con CMOS.
También es bastante común, en circuitos conectados a
buses, colocar un transistor PNP a la entrada de cada
línea para disminuir la corriente de entrada y así cargar
menos el bus. Existen dispositivos de interfaz que
integran impedancias de adaptación al bus para disminuir