Este documento presenta una guía de práctica sobre la implementación y simulación de un sumador completo de dos dígitos en el software Proteus. El objetivo es diseñar un circuito combinacional que pueda sumar o restar dos números de dos dígitos en código binario decimal y mostrar el resultado en displays de siete segmentos. Se explican conceptos teóricos como las compuertas NAND, NOR y XOR necesarias para el diseño. El estudiante debe implementar el sumador usando compuertas lógicas, incluyendo un ajuste

1. FACULTAD DE CIENCIAS DE LA
INGENIERÍA
LABORATORIO DE REDES
UNIVERSIDAD TÉCNICA ESTATAL DE QUEVEDO
Carrera:
Ingeniería en Telemática
Asignatura:
Electrónica Digital
Nivel:
4to Nivel A-B

2. FACULTAD DE CIENCIAS DE LA
INGENIERÍA
LABORATORIO DE REDES
GUÍA DE PRÁCTICA N° 6
1. TEMA: Implementación y simulación de un sumador completo de
dos dígitos.
1.1.OBJETIVOS:
 Diseñar e implementar el diseño de un circuito combinacional (sumador/restador
de dos dígitos en Proteus) y mostrar su resultado mediante displays de siete
segmentos.
1.2.TEORÍA:
La compuerta NAND
también conocida como AND negada o inversa o NOT-AND, es una combinación de las
compuertas AND y NOT que se representa con la compuerta AND con un círculo a la
salida, al tener sus entradas activas “1” la salida se encuentra inactiva “0”, otra variación
con respeto a las entradas mantendrá su salida en estado activo “1”.
La compuerta NOR
Es una combinación de las compuertas OR y NOT, en otras palabras, es la versión
inversa de la compuerta OR. Al tener sus entradas en estado inactivo “0” su salida estará
en un estado activo “1”, pero si alguna de las entradas pasa a un estado binario “1” su
salida tendrá un estado inactivo “0”.

3. FACULTAD DE CIENCIAS DE LA
INGENIERÍA
LABORATORIO DE REDES
La compuerta XOR
También conocida como “OR exclusiva”, se le
denomina la compuerta de “algunos pero no
todos”, su expresión Booleana es una suma binaria
de un dígito cada uno y el resultado obtenido será
la salida. La salida tiene un estado activo “1” al
tener las entradas en estados diferentes (Una activa
y otra inactiva).
Decodificador binario: DEC n x 2n
 Función inversa al codificador
 n entradas y 2n salidas
 Transforma el código binario de entrada en la activación de la salida cuyo
número de orden coincide con el código

4. FACULTAD DE CIENCIAS DE LA
INGENIERÍA
LABORATORIO DE REDES
1.3.MATERIALES A UTILIZAR
 Computador con proteus para la simulación
1.4.DESCRIPCIÓN DE LA PRÁCTICA
CONSIDERANDO la suma Y resta en BCD, implementar un sumador completo de dos
dígitos, y diseñar e implementar el ajuste decimal para el caso de la suma y el caso de la
resta.
Desarrollo:
La implementación de las compuertas lógicas, el cual a través de cuatro permita sumar o restar
dos dígitos en BCD y su resultado sea mostrado en displays de siete segmentos.
Para lo cual se debe diseñar un ajuste decimal para los casos críticos porque los sumadores 74147,
son sumadores binarios,
El estudiante debe diseñar y describir el funcionamiento del circuito implementado en
proteus.
1.5.INFORME
El formato del informe debe ser en IEEE y debe contener los siguientes puntos:
• Introducción

5. FACULTAD DE CIENCIAS DE LA
INGENIERÍA
LABORATORIO DE REDES
• Objetivos
• Marco teórico
• Desarrollo experimental
• Resultados
• Análisis de resultados
• Conclusiones
• Anexos
• Bibliografía