SlideShare una empresa de Scribd logo
1 de 19
El término proviene de la computadora HARVARD MARK I, que
almacenaba las instrucciones en cintas perforadas y los datos en
interruptores.
HARVARD MARK I
Fue el primer ordenador electromecánico construido en
la Universidad Harvard por Howard H Mark en 1944, con la
subvención de IBM. Tenía 760.000 ruedas y 800 kilómetros de
cable y se basaba en la maquina analítica de charles Babbage
El computador Mark I empleaba señales electromagnéticas para
mover las partes mecánicas. Esta máquina era lenta (tomaba de 3
a 5 segundos por cálculo) e inflexible (la secuencia de cálculos no
se podía cambiar); pero ejecutaba operaciones matemáticas
básicas y cálculos complejos de ecuaciones sobre el movimiento
parabólico de proyectiles.
Funcionaba con relés, se programaba con interruptores y leía los
datos de cintas de papel perforado.
Todas las computadoras constan principalmente de
dos partes, la CPU que procesa los datos, y
la memoria que guarda los datos. Cuando hablamos de
memoria manejamos dos parámetros, los datos en sí, y
el lugar donde se encuentran almacenados
(o dirección). Los dos son importantes para la CPU,
pues muchas instrucciones frecuentes se traducen a
algo así como "coge los datos de ésta dirección y
añádelos a los datos de ésta otra dirección", sin saber
en realidad qué es lo que contienen los datos.
En los últimos años la velocidad de las CPUs ha
aumentado mucho en comparación a la de las
memorias con las que trabaja, así que se debe poner
mucha atención en reducir el número de veces que se
accede a ella para mantener el rendimiento. Si, por
ejemplo, cada instrucción ejecutada en la CPU
requiere un acceso a la memoria, no se gana nada
incrementando la velocidad de la CPU (este problema
es conocido como limitación de memoria).
Se puede fabricar memoria mucho más rápida, pero a
costa de un precio muy alto. La solución, por tanto, es
proporcionar una pequeña cantidad de memoria muy
rápida conocida con el nombre de memoria caché .
Mientras los datos que necesita el procesador estén en
la caché, el rendimiento será mucho mayor que si la
caché tiene que obtener primero los datos de la
memoria principal. La optimización de la caché es un
tema muy importante de cara al diseño de
computadoras.
MEMORIA CACHE
Es un conjunto de datos duplicados de otros
originales, con la propiedad de que los datos originales
son costosos de acceder, normalmente en tiempo,
respecto a la copia en la caché. Cuando se accede por
primera vez a un dato, se hace una copia en el caché;
los accesos siguientes se realizan a dicha copia,
haciendo que el tiempo de acceso medio al dato sea
menor.
Diagrama de una memoria cache de
CPU
La arquitectura Harvard ofrece una solución particular
a este problema. Las instrucciones y los datos se
almacenan en cachés separadas para mejorar el
rendimiento. Por otro lado, tiene el inconveniente de
tener que dividir la cantidad de caché entre los dos,
por lo que funciona mejor sólo cuando la frecuencia de
lectura de instrucciones y de datos es
aproximadamente la misma. Esta arquitectura suele
utilizarse en DSPs, o procesador de señal digital,
usados habitualmente en productos para
procesamiento de audio y video.
Procesador digital de señal
Es un sistema basado en un procesador
o microprocesador que posee un juego de
instrucciones, un hardware y un software optimizados
para aplicaciones que requieran operaciones
numéricas a muy alta velocidad. Debido a esto es
especialmente útil para el procesado y representación
de señales analógicas en tiempo real: en un sistema
que trabaje de esta forma (tiempo real) se reciben
muestras (samples en inglés), normalmente
provenientes de un conversor analógico/digital (ADC).
Se ha dicho que puede trabajar con señales analógicas,
pero es un sistema digital, por lo tanto necesitará un
conversor analógico/digital a su entrada y
digital/analógico en la salida. Como todo sistema
basado en procesador programable necesita una
memoria donde almacenar los datos con los que
trabajará y el programa que ejecuta. Si se tiene en
cuenta que un DSP puede trabajar con varios datos en
paralelo y un diseño e instrucciones específicas para el
procesado digital, se puede dar una idea de su enorme
potencia para este tipo de aplicaciones. Estas
características constituyen la principal diferencia de
un DSP y otros tipos de procesadores
PDS
Diagrama de arquitectura Harvard
Arquitectura según modelo
HARVARD
Arquitectura según modelo von
Neumann
-BUS DE CONTROL
-BUS DE DIRECCIONES
-BUS DE DATOS
- Mejora el rendimiento del PC creando dos memorias
cache, una para instrucciones y otra para datos.
-Cuando solo hay una memoria cache la divide en dos
disminuyendo el rendimiento en caso de que las
instrucciones o los datos no tengan el mismo espacio.
Arquitectura harvard 2010 1

Más contenido relacionado

La actualidad más candente

Evolucion en el procesamiento de datos
Evolucion en el procesamiento de datosEvolucion en el procesamiento de datos
Evolucion en el procesamiento de datosGabriela San José
 
Gestión de entrada salida
Gestión de entrada salida Gestión de entrada salida
Gestión de entrada salida eduardoed5
 
Estructura de la cpu
Estructura de la cpuEstructura de la cpu
Estructura de la cpucamilo cortes
 
Arquitectura harvard y von neumann
Arquitectura harvard y von neumannArquitectura harvard y von neumann
Arquitectura harvard y von neumanncarlos_graterol
 
Arquitecturas harvard y von neumann
Arquitecturas harvard y von neumannArquitecturas harvard y von neumann
Arquitecturas harvard y von neumannJesusRivero7
 
Entrada/Salida de Sistemas Operativos
Entrada/Salida de Sistemas OperativosEntrada/Salida de Sistemas Operativos
Entrada/Salida de Sistemas OperativosKarina Rivra
 
02 Diagrama de Bloques de una Computadora
02 Diagrama de Bloques de una Computadora02 Diagrama de Bloques de una Computadora
02 Diagrama de Bloques de una ComputadoraJaime E. Velarde
 
UNIDAD ARITMETICA LOGICA - INFORMATICA
UNIDAD ARITMETICA LOGICA - INFORMATICAUNIDAD ARITMETICA LOGICA - INFORMATICA
UNIDAD ARITMETICA LOGICA - INFORMATICAanthonyjosebarrazaba
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y ciscDaCoom
 
Estructura de lenguaje ensamblador
Estructura de lenguaje ensambladorEstructura de lenguaje ensamblador
Estructura de lenguaje ensambladorEustakiu Padilla
 
Buses Arquitectura de computadoras
Buses Arquitectura de computadoras Buses Arquitectura de computadoras
Buses Arquitectura de computadoras Eduardo Suarez
 
Arquitectura de Von Neumann
Arquitectura de Von NeumannArquitectura de Von Neumann
Arquitectura de Von Neumannjaguilar69
 
Buses de datos, de direcciones y de control
Buses de datos, de direcciones y de controlBuses de datos, de direcciones y de control
Buses de datos, de direcciones y de controlkellykatherineescobar
 
Algoritmo de planificación srt
Algoritmo de planificación srtAlgoritmo de planificación srt
Algoritmo de planificación srtCarlos Solano
 
Arquitectura del procesador
Arquitectura del procesadorArquitectura del procesador
Arquitectura del procesadorYESENIA CETINA
 

La actualidad más candente (20)

Evolucion en el procesamiento de datos
Evolucion en el procesamiento de datosEvolucion en el procesamiento de datos
Evolucion en el procesamiento de datos
 
Gestión de entrada salida
Gestión de entrada salida Gestión de entrada salida
Gestión de entrada salida
 
Estructura de la cpu
Estructura de la cpuEstructura de la cpu
Estructura de la cpu
 
Arquitectura harvard y von neumann
Arquitectura harvard y von neumannArquitectura harvard y von neumann
Arquitectura harvard y von neumann
 
Arquitecturas harvard y von neumann
Arquitecturas harvard y von neumannArquitecturas harvard y von neumann
Arquitecturas harvard y von neumann
 
Entrada/Salida de Sistemas Operativos
Entrada/Salida de Sistemas OperativosEntrada/Salida de Sistemas Operativos
Entrada/Salida de Sistemas Operativos
 
Administración de Memoria
Administración de MemoriaAdministración de Memoria
Administración de Memoria
 
02 Diagrama de Bloques de una Computadora
02 Diagrama de Bloques de una Computadora02 Diagrama de Bloques de una Computadora
02 Diagrama de Bloques de una Computadora
 
Tipo de buses
Tipo de busesTipo de buses
Tipo de buses
 
ESTRUCTURA DE CAPAS DEL SISTEMA OPERATIVO
ESTRUCTURA DE CAPAS DEL SISTEMA OPERATIVOESTRUCTURA DE CAPAS DEL SISTEMA OPERATIVO
ESTRUCTURA DE CAPAS DEL SISTEMA OPERATIVO
 
UNIDAD ARITMETICA LOGICA - INFORMATICA
UNIDAD ARITMETICA LOGICA - INFORMATICAUNIDAD ARITMETICA LOGICA - INFORMATICA
UNIDAD ARITMETICA LOGICA - INFORMATICA
 
Arquitecturas risc y cisc
Arquitecturas risc y ciscArquitecturas risc y cisc
Arquitecturas risc y cisc
 
Estructura de lenguaje ensamblador
Estructura de lenguaje ensambladorEstructura de lenguaje ensamblador
Estructura de lenguaje ensamblador
 
Buses Arquitectura de computadoras
Buses Arquitectura de computadoras Buses Arquitectura de computadoras
Buses Arquitectura de computadoras
 
Presentación procesadores
Presentación procesadoresPresentación procesadores
Presentación procesadores
 
Arquitectura de Von Neumann
Arquitectura de Von NeumannArquitectura de Von Neumann
Arquitectura de Von Neumann
 
Buses de datos, de direcciones y de control
Buses de datos, de direcciones y de controlBuses de datos, de direcciones y de control
Buses de datos, de direcciones y de control
 
Tecnicas de Administracion de Memoria
Tecnicas de Administracion de MemoriaTecnicas de Administracion de Memoria
Tecnicas de Administracion de Memoria
 
Algoritmo de planificación srt
Algoritmo de planificación srtAlgoritmo de planificación srt
Algoritmo de planificación srt
 
Arquitectura del procesador
Arquitectura del procesadorArquitectura del procesador
Arquitectura del procesador
 

Similar a Arquitectura harvard 2010 1

Similar a Arquitectura harvard 2010 1 (20)

DEFINICIONES E IDENTIFICACIONES
DEFINICIONES E IDENTIFICACIONESDEFINICIONES E IDENTIFICACIONES
DEFINICIONES E IDENTIFICACIONES
 
Arquitectura de un computador
Arquitectura de un computadorArquitectura de un computador
Arquitectura de un computador
 
Arquitectura de un computador
Arquitectura de un computadorArquitectura de un computador
Arquitectura de un computador
 
EL CPU
EL CPUEL CPU
EL CPU
 
Trabajo personal
Trabajo personalTrabajo personal
Trabajo personal
 
Trabajo principal liz arleth
Trabajo principal liz  arlethTrabajo principal liz  arleth
Trabajo principal liz arleth
 
5154 - Tema 2
5154 - Tema 25154 - Tema 2
5154 - Tema 2
 
TRABAJO PERSONAL
TRABAJO PERSONALTRABAJO PERSONAL
TRABAJO PERSONAL
 
Presentación Informática 110
Presentación Informática 110Presentación Informática 110
Presentación Informática 110
 
Mantenimiento
MantenimientoMantenimiento
Mantenimiento
 
MICROPROCESADORES
MICROPROCESADORESMICROPROCESADORES
MICROPROCESADORES
 
P1 07 eis6-1-059
P1 07 eis6-1-059P1 07 eis6-1-059
P1 07 eis6-1-059
 
Unidad 1
Unidad 1Unidad 1
Unidad 1
 
Discos duros y procesadores.
Discos duros y procesadores.Discos duros y procesadores.
Discos duros y procesadores.
 
Discos duros y procesadores
Discos duros y procesadoresDiscos duros y procesadores
Discos duros y procesadores
 
Tarea iv informatica
Tarea iv informatica Tarea iv informatica
Tarea iv informatica
 
Tarea iv informatica
Tarea iv informaticaTarea iv informatica
Tarea iv informatica
 
Tipos de microprocesadores ii
Tipos de microprocesadores iiTipos de microprocesadores ii
Tipos de microprocesadores ii
 
HARDWARE PC1.pptx
HARDWARE PC1.pptxHARDWARE PC1.pptx
HARDWARE PC1.pptx
 
Arquitecturadeunmicroprocesador 160912013228
Arquitecturadeunmicroprocesador 160912013228Arquitecturadeunmicroprocesador 160912013228
Arquitecturadeunmicroprocesador 160912013228
 

Último

Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfsoporteupcology
 
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...FacuMeza2
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)GDGSucre
 
Hernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxHernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxJOSEMANUELHERNANDEZH11
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...silviayucra2
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdfIsabellaMontaomurill
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesFundación YOD YOD
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveFagnerLisboa3
 
Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024GiovanniJavierHidalg
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan JosephBRAYANJOSEPHPEREZGOM
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricKeyla Dolores Méndez
 
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...AlanCedillo9
 
Plan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxPlan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxpabonheidy28
 
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdfPARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdfSergioMendoza354770
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx241521559
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIAWilbisVega
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíassuserf18419
 
La era de la educación digital y sus desafios
La era de la educación digital y sus desafiosLa era de la educación digital y sus desafios
La era de la educación digital y sus desafiosFundación YOD YOD
 
SalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 TestcontainersSalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 TestcontainersIván López Martín
 

Último (19)

Redes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdfRedes direccionamiento y subredes ipv4 2024 .pdf
Redes direccionamiento y subredes ipv4 2024 .pdf
 
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
ATAJOS DE WINDOWS. Los diferentes atajos para utilizar en windows y ser más e...
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 
Hernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptxHernandez_Hernandez_Practica web de la sesion 12.pptx
Hernandez_Hernandez_Practica web de la sesion 12.pptx
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
trabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdftrabajotecologiaisabella-240424003133-8f126965.pdf
trabajotecologiaisabella-240424003133-8f126965.pdf
 
KELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento ProtégelesKELA Presentacion Costa Rica 2024 - evento Protégeles
KELA Presentacion Costa Rica 2024 - evento Protégeles
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 
Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024Cortes-24-de-abril-Tungurahua-3 año 2024
Cortes-24-de-abril-Tungurahua-3 año 2024
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
Instrumentación Hoy_ INTERPRETAR EL DIAGRAMA UNIFILAR GENERAL DE UNA PLANTA I...
 
Plan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docxPlan de aula informatica segundo periodo.docx
Plan de aula informatica segundo periodo.docx
 
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdfPARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
PARTES DE UN OSCILOSCOPIO ANALOGICO .pdf
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE  DE TECNOLOGIA E INFORMATICA PRIMARIACLASE  DE TECNOLOGIA E INFORMATICA PRIMARIA
CLASE DE TECNOLOGIA E INFORMATICA PRIMARIA
 
Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 
La era de la educación digital y sus desafios
La era de la educación digital y sus desafiosLa era de la educación digital y sus desafios
La era de la educación digital y sus desafios
 
SalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 TestcontainersSalmorejoTech 2024 - Spring Boot <3 Testcontainers
SalmorejoTech 2024 - Spring Boot <3 Testcontainers
 

Arquitectura harvard 2010 1

  • 1.
  • 2. El término proviene de la computadora HARVARD MARK I, que almacenaba las instrucciones en cintas perforadas y los datos en interruptores. HARVARD MARK I Fue el primer ordenador electromecánico construido en la Universidad Harvard por Howard H Mark en 1944, con la subvención de IBM. Tenía 760.000 ruedas y 800 kilómetros de cable y se basaba en la maquina analítica de charles Babbage El computador Mark I empleaba señales electromagnéticas para mover las partes mecánicas. Esta máquina era lenta (tomaba de 3 a 5 segundos por cálculo) e inflexible (la secuencia de cálculos no se podía cambiar); pero ejecutaba operaciones matemáticas básicas y cálculos complejos de ecuaciones sobre el movimiento parabólico de proyectiles. Funcionaba con relés, se programaba con interruptores y leía los datos de cintas de papel perforado.
  • 3.
  • 4. Todas las computadoras constan principalmente de dos partes, la CPU que procesa los datos, y la memoria que guarda los datos. Cuando hablamos de memoria manejamos dos parámetros, los datos en sí, y el lugar donde se encuentran almacenados (o dirección). Los dos son importantes para la CPU, pues muchas instrucciones frecuentes se traducen a algo así como "coge los datos de ésta dirección y añádelos a los datos de ésta otra dirección", sin saber en realidad qué es lo que contienen los datos.
  • 5. En los últimos años la velocidad de las CPUs ha aumentado mucho en comparación a la de las memorias con las que trabaja, así que se debe poner mucha atención en reducir el número de veces que se accede a ella para mantener el rendimiento. Si, por ejemplo, cada instrucción ejecutada en la CPU requiere un acceso a la memoria, no se gana nada incrementando la velocidad de la CPU (este problema es conocido como limitación de memoria).
  • 6. Se puede fabricar memoria mucho más rápida, pero a costa de un precio muy alto. La solución, por tanto, es proporcionar una pequeña cantidad de memoria muy rápida conocida con el nombre de memoria caché . Mientras los datos que necesita el procesador estén en la caché, el rendimiento será mucho mayor que si la caché tiene que obtener primero los datos de la memoria principal. La optimización de la caché es un tema muy importante de cara al diseño de computadoras.
  • 7. MEMORIA CACHE Es un conjunto de datos duplicados de otros originales, con la propiedad de que los datos originales son costosos de acceder, normalmente en tiempo, respecto a la copia en la caché. Cuando se accede por primera vez a un dato, se hace una copia en el caché; los accesos siguientes se realizan a dicha copia, haciendo que el tiempo de acceso medio al dato sea menor.
  • 8. Diagrama de una memoria cache de CPU
  • 9. La arquitectura Harvard ofrece una solución particular a este problema. Las instrucciones y los datos se almacenan en cachés separadas para mejorar el rendimiento. Por otro lado, tiene el inconveniente de tener que dividir la cantidad de caché entre los dos, por lo que funciona mejor sólo cuando la frecuencia de lectura de instrucciones y de datos es aproximadamente la misma. Esta arquitectura suele utilizarse en DSPs, o procesador de señal digital, usados habitualmente en productos para procesamiento de audio y video.
  • 10. Procesador digital de señal Es un sistema basado en un procesador o microprocesador que posee un juego de instrucciones, un hardware y un software optimizados para aplicaciones que requieran operaciones numéricas a muy alta velocidad. Debido a esto es especialmente útil para el procesado y representación de señales analógicas en tiempo real: en un sistema que trabaje de esta forma (tiempo real) se reciben muestras (samples en inglés), normalmente provenientes de un conversor analógico/digital (ADC).
  • 11. Se ha dicho que puede trabajar con señales analógicas, pero es un sistema digital, por lo tanto necesitará un conversor analógico/digital a su entrada y digital/analógico en la salida. Como todo sistema basado en procesador programable necesita una memoria donde almacenar los datos con los que trabajará y el programa que ejecuta. Si se tiene en cuenta que un DSP puede trabajar con varios datos en paralelo y un diseño e instrucciones específicas para el procesado digital, se puede dar una idea de su enorme potencia para este tipo de aplicaciones. Estas características constituyen la principal diferencia de un DSP y otros tipos de procesadores
  • 12. PDS
  • 16. -BUS DE CONTROL -BUS DE DIRECCIONES -BUS DE DATOS
  • 17. - Mejora el rendimiento del PC creando dos memorias cache, una para instrucciones y otra para datos.
  • 18. -Cuando solo hay una memoria cache la divide en dos disminuyendo el rendimiento en caso de que las instrucciones o los datos no tengan el mismo espacio.