La arquitectura de Von Neumann tiene una única memoria para instrucciones y datos, lo que limita la longitud de las instrucciones y la velocidad de operación al requerir accesos secuenciales a la memoria. La arquitectura Harvard tiene memorias separadas para instrucciones y datos, lo que permite el acceso simultáneo y mayor velocidad. Sus características incluyen buses independientes y la capacidad de optimizar el tamaño de las instrucciones.

1. UNIVERSIDAD EXPERIMENTAL POLITÉCNICA
“ANTONIO JOSÉ DE SUCRE”
VICERRECTORADO LUIS CABALLERO MEJÍAS
NÚCLEO CHARALLAVE
CURSO: COMPUTACIÓN I
LUIS A. PACHECO 2011247215
Prof.(a) GIOCONDA ECHENIQUE
SEPTIEMBRE, 2012

2. ARQUITECTURA VON
NEUMANN
Según, Aguayo, P(2004).
En 1945 John Von Neumann, creó un
modelo computacional que se
caracterizo por disponer de una única
memoria principal en la que se
almacenan los datos y las
instrucciones. A esta memoria se
accede a través de un sistema de
buses único: bus de datos, de
direcciones y de control.

3. PRINCIPALES LIMITACIONES DE LA ARQUITECTURA
VON NEUMANN
1. La limitación de la longitud de las
instrucciones por el bus de datos, que
hace que el microprocesador tenga
que realizar varios accesos a memoria
para buscar instrucciones complejas.
2. La limitación de la velocidad de
operación a causa del bus único para datos
e instrucciones que no deja acceder
simultáneamente a unos y otras, lo cual
impide superponer ambos tiempos de
acceso.

4. CARACTERÍSTICAS
Instrucción que especifica alguna secuencia
particular de actividades en la CPU que modifican
los contenidos de las localizaciones de la
memoria.

5. ARQUITECTURA HARVARD
Según, Guerrero, J (2010)
Tiene la unidad central de proceso (CPU) conectada a dos
memorias (una con las instrucciones y otra con los datos) por
medio de dos buses diferentes. Una de las memorias contiene
solamente las instrucciones del programa (Memoria de
Programa), y la otra sólo almacena datos (Memoria de Datos).
Ambos buses son totalmente independientes y pueden ser de
distintos anchos. Para un procesador de Set de Instrucciones
Reducido, o RISC (Reduced Instrucción Set Computer), el set de
instrucciones y el bus de memoria de programa pueden
diseñarse de tal manera que todas las instrucciones tengan una
sola posición de memoria de programa de longitud.

6. CARACTERÍSTICAS GENERALES
Su unidad de control es un sistema
secuencial síncrono que puede ser Poseen dos buses de
cableado o programable según direcciones diferentes lo cual
posea un circuito combinacional
complica el sistema físico,
cableado o programable,
respectivamente. Su circuito
sobre todo si el procesador
combinacional suele ser una no se coloca en un solo
memoria de instrucciones no volátil circuito integrado.
EPROM o FLASH que contiene las
direcciones de la memoria de datos
(RAM).
Reciben el nombre de
procesadores de un nivel porque El circuito combinacional
son capaces de realizar una de la unidad de control
operación y tomar una decisión en debe ser programable para
función de su resultado en teoría que el procesador lo sea
en un solo ciclo del generador de también.
impulsos y en la práctica en un
máximo de dos.

7. VENTAJAS
El tamaño de las instrucciones no
esta relacionado con el de los
datos, y por lo tanto puede ser El tiempo de acceso a las
optimizado para que cualquier instrucciones puede
instrucción ocupe una sola superponerse con el de los
posición de memoria de datos, logrando una mayor
programa, logrando así mayor velocidad en cada operación
velocidad y menor longitud de
programa.

8. ¡Gracias!