Este documento compara diferentes familias lógicas, incluyendo TTL, MOS, CMOS y ECL. Señala que TTL genera ruido, no admite cableado lógico, es menos rápida que TTL y ECL, e incompatible con otras familias. También indica que MOS tiene baja velocidad en configuraciones PMOS.

1. *Generacion de ruido
TTL
*No admite cableado logico
*Menos rapida que TTL y ECL
*Incopatibilidad con otras familias
*Baja velocidad PMOS
CUADRO COMPARATIVO DE FAMILIAS LOGICAS
FAMILIAS VENTAJAS
*El mejor retardo por disipacion de
potencia
*Las señales de salida TTL se degradan
rapidamente si no se trasmiten a traves
DESVENTAJAS
*Buena flexibilidad logica de circuitos adicionales de transmicion
(no pueden viajar mas de 2m por cable
sin graves perdidas).
*Alto fan-aut y fan-in
*Alta disipacion(40mW)
*Necesita circuito de adaptacion con
otras familias
*Numerosas funciones
*Buena inmunidad al ruido
*buena inmunidad al rido
MOS
CMOS
*menor retardo de programacion
*Salidas complementarias
*Baja generacion de ruido
*Alto fan-aut
*Gran densidad de integracion
*La menor disipacion de potencia
*Amplios margenes de ruido
ECL
*Buena inmunidad al ruido