2. INTRODUCCIONINTRODUCCION
• ¿Qué entendemos por digital?.
• Los equipos electrónicos (juegos de video,
hornos de microondas y sistemas de control
para automóviles, equipos de prueba para
medidores, generadores y osciloscopios)
actuales están compuestos por circuitos
digitales.
• Las técnicas digitales han reemplazado
muchos de los “circuitos analógicos”
utilizados en productos de consumo como
radios, televisores y equipos para grabación
y reproducción de alta fidelidad.
3. REPRESENTACIONES NUMERICASREPRESENTACIONES NUMERICAS
• REPRESENTACION ANALOGICA.
– Una cantidad se representa con un voltaje,
corriente o movimiento de un indicador o medidor
que es proporcional al valor de esa cantidad.
Ejemplos: Las agujas del Velocímetro de un
automóvil, El termostato de una habitación
(flexión de la banda bimetálica es proporcional a la
temperatura de la habitación), Micrófono de
audio (se genera un voltaje de salida en proporción
con la amplitud de las ondas sonoras que chocan en
el micrófono).
– Las cantidades analógicas pueden variar
gradualmente sobre in intervalo continuo de
valores.
4. REPRESENTACIONES NUMERICASREPRESENTACIONES NUMERICAS
• REPRESENTACION DIGITAL.
– Una cantidad NO se representa por un valor
proporcional, sino por símbolos llamados DIGITOS
(Reloj Digital).
– Representan cantidades discretas y no continuas.
– La diferencia principal entre cantidades analógicas y
digitales es:
• analógico es continuo.
• Digital es discreto (paso a paso).
– En una representación digital (discreta) no existe
ambigüedad en la lectura mientras que en la
analógica (continuo) esta abierta a
interpretaciones. Ejemplo: lectura de las agujas de
un multimetro analógico.
5. SISTEMAS DIGITALES YSISTEMAS DIGITALES Y
ANALOGICOS.ANALOGICOS.
• Un Sistema Digital es una combinación de dispositivos
diseñado para manipular cantidades físicas o información
que estén representadas en forma digital; es decir, que
solo puedan tomar valores discretos. En su mayoría son
electrónicos, pero también pueden ser mecánicos,
magnéticos o neumáticos.
• Un Sistema Analógico contiene dispositivos que
manipulan cantidades físicas representadas en forma
analógica. En un sistemas de este tipo, las cantidades
varían sobre un intervalo continuo de valores. Ejemplos:
Receptor de radio, amplificadores de audio, equipos de
cinta magnética para grabación y reproducción y el
odómetro (cuenta kilómetros de los automóviles).
6. Ventajas de las técnicas digitales.Ventajas de las técnicas digitales.
1) Los sistemas digitales generalmente son mas fáciles de diseñar.
Emplea circuitos de conmutación donde no es importante los valores exactos
de corriente y voltaje, sino únicamente el rango que estos se encuentra (alto
o bajo).
2) Facilidad para almacenar la información. La captura y retención de
información se realiza basados en circuitos de conmutación especiales.
3) Mayor exactitud y precisión. Permite utilizar la cantidad de dígitos
necesarios añadiendo mas circuitos de conmutación.
4) Programación de la operación. Control de las operaciones mediante
programas (Conjunto de instrucciones).
5) Los circuitos digitales se afectan menos por el ruido. Porque las
variaciones en los voltajes no afectan sustancialmente a la señal, debido a
que se manejan rangos interpretados como ALTO o BAJO.
6) Se pueden fabricar mas circuitería digital sobre pastillas de circuito
integrado.
¿Cuál es la limitación?
El mundo real
es
fundamental
mente
analógico
7. PROCESO PARA APROVECHAR LA TECNICAPROCESO PARA APROVECHAR LA TECNICA
DIGITAL CON ENTRADAS Y SALIDASDIGITAL CON ENTRADAS Y SALIDAS
ANALOGICASANALOGICAS
CONVERTIR LAS
SEÑALES
ANALOGICAS A
DIGITAL
PROCESAR
(REALIZAR
OPERACIONES)
LA
INFORMACION
DIGITAL
CONVERTIR LAS
SALIDAS
DIGITALES A
SENALES
ANALOGICAS
Señal Analógica
Señal Digital Señal Digital
Señal Analógica
8. SISTEMAS DE NUMERACIONSISTEMAS DE NUMERACION
DECIMAL.
BINARIOS.
OCTAL.
HEXADECIMAL.
BCD (DECIMAL CODIFICADO EN
BINARIO).
12. TEOREMA DEL ALGEBRA DE BOOLETEOREMA DEL ALGEBRA DE BOOLE
10) Ley conmutativa.
a) x+y = y+x
b) x.y = y.x
10) Ley asociativa.
a) x+(y+z) = (x+y)+z=x+y+z
b) x.(y.z)=(x.y).z=x.y.z
10) Ley distributiva.
a) x.(y+z)=x.y+x.z
b) (w+x).(y+z)=w.y+x.y+w.z+x.z
10) Ley de absorción.
a) x+x.y = x
b) x.(x+y) = x
13. TEOREMA DEL ALGEBRA DE BOOLETEOREMA DEL ALGEBRA DE BOOLE
14) Teoremas de DeMorgan.
1) (x+y)’ = x’.y’
2) (x.y)’=x’+y’
14) Teoremas de Simplificación.
a) x.y + x.y’ = x
b) (x + y).(x + y’) = x
c) x + x’.y = x + y
d) x.(x’ + y) = x.y
16) Teoremas de consenso.
a) x.y+x’.z+y.z = x.y+x’.z
b) (x +y).(x’+z).(y+z) = (x + y).(x’+z)
17. Este tipo de funcionamiento se caracteriza por una
salida con forma de onda cuadrada (o rectangular)
continua de ancho predefinido por el diseñador del
circuito. El esquema de conexión es el que se
muestra. La señal de salida tiene un nivel alto por un
tiempo t1 y un nivel bajo por un tiempo t2. La
duración de estos tiempos depende de los valores de
R1, R2 y C, según las fórmulas siguientes:
(En
segundos)
(En
segundos)
18. La frecuencia con que la señal de salida oscila
está dada por la fórmula:
El ciclo de trabajo o ancho de pulso (D) de la
señal de salida según la siguiente expresión:
19. EJEMPLO: Hallar el periodo, la frecuencia y el ciclo de
trabajo del circuito sabiendo que:
R1= 10 KΩ
R2= 10 KΩ
C= 22 UF
ONDA:
PERIODO (forma teórica)
T = T1 +T2
SI R1=R2:
T=2(0.693)*R*C
T= 2(0.693) R2*C
T= 2 (0.693) (10000Ω) (22*10-6
F)
T=2 (0.15246)
T=0.30492
El periodo del circuito es 0.30492
T1
T2
22. En este caso el circuito entrega a su salida un solo
pulso de un ancho establecido por el diseñador.
El esquema de conexión es el que se muestra. La
fórmula para calcular el tiempo de duración (tiempo
en el que la salida está en nivel alto) es:
(en
segundos).
(en
segundos).
Nótese que es necesario que la señal de disparo, en la
terminal #2 del 555, sea de nivel bajo y de muy corta
duración para iniciar la señal de salida.
23. medio sumadormedio sumador (Half(Half
Adder)Adder)
El circuito aritmético digital más simple es
el de la suma de dos dígitos binarios. Un
circuito combinatorio que ejecuta la suma
de dos bits se llama semisumador
24. Sumador completo (FullSumador completo (Full
Adder)Adder)
Full Adder
F.A.
Xi
Yi Ci+1
Si
Ci
Sumador completo de dos palabras de un bit
25. Implementación de un FAImplementación de un FA
con dos HAcon dos HA
• Un sumador completo resulta de la unión de dos medios sumadores.
26. Sumadores en CascadaSumadores en Cascada
Es posible realizar sumas de dos
palabras de n bits, usando n
sumadores completos en cascada,
esto quiere decir que los acarreos de
salida de los bits menos significativos
deberán estar conectadas a las
entradas de acarreo de los bits más
significativos
27. Implementación de un sumadorImplementación de un sumador
en cascadaen cascada
Para dos palabras de 4 bits.
32. VENTAJAS
Ahorro de espacio.
Circuitos más fiables al disminuir las interconexiones
externas
entre dispositivos (protegida de defectos como:
soldadura, cortocircuitos en las pistas, etc.)
Ahorro de potencia, como consecuencia menos
calentamiento del C.I.
Se utilizan principalmente para llevar a cabo operaciones
de en circuitos de baja potencia o en el proceso de
información.
FAMILIA LÓGICA
36. LEDLED (de la sigla inglesa(de la sigla inglesa LED:LED: Light-EmittingLight-Emitting
Diode:Diode: ‘diodo emisor de luz’) es un dispositivo‘diodo emisor de luz’) es un dispositivo
semiconductor (diodo) que emite luz incoherentesemiconductor (diodo) que emite luz incoherente
de espectro reducido cuando se polariza de formade espectro reducido cuando se polariza de forma
directa la unión PN del mismo y circula por él unadirecta la unión PN del mismo y circula por él una
corriente eléctrica.corriente eléctrica.
El color, depende del material semiconductorEl color, depende del material semiconductor
empleado en la construcción del diodo y puedeempleado en la construcción del diodo y puede
variar desde el ultravioleta, pasando por el visible,variar desde el ultravioleta, pasando por el visible,
hasta el infrarrojohasta el infrarrojo
LEDLED
37. AA ÁnodoÁnodo
BB CátodoCátodo
11 Lente/encapsulado epóxicoLente/encapsulado epóxico
22 Contacto metálicoContacto metálico
33 Cavidad reflectoraCavidad reflectora
44 Terminación del semiconductorTerminación del semiconductor
55
66
77
88 Borde planoBorde plano
40. LaLa diferencia de potencialdiferencia de potencial VVdd varía de acuerdo a lasvaría de acuerdo a las
especificaciones relacionadas con el color y laespecificaciones relacionadas con el color y la
potencia soportada.potencia soportada.
En términos generales, pueden considerarse deEn términos generales, pueden considerarse de
forma aproximada los siguientes valores deforma aproximada los siguientes valores de
diferencia de potencial:diferencia de potencial:
•Rojo = 1,8 a 2,2 volt.Rojo = 1,8 a 2,2 volt.
•Anaranjado = 2,1 a 2,2 volt.Anaranjado = 2,1 a 2,2 volt.
•Amarillo = 2,1 a 2,4 volt.Amarillo = 2,1 a 2,4 volt.
•Verde = 2 a 3,5 volt.Verde = 2 a 3,5 volt.
•Azul = 3,5 a 3,8 volt.Azul = 3,5 a 3,8 volt.
•Blanco = 3,6 volt.Blanco = 3,6 volt.
41. DISPLAYDISPLAY
Los display en electrónica digital son de muchaLos display en electrónica digital son de mucha
utilidad, ya que nos muestran en forma visual y enutilidad, ya que nos muestran en forma visual y en
sistema decimal o en caracteres información que lossistema decimal o en caracteres información que los
equipos electrónicos digitales procesan en sistemaequipos electrónicos digitales procesan en sistema
binario.binario.
Los displays los hay de siete segmentos y losLos displays los hay de siete segmentos y los
displays de cristal líquido (LCD).displays de cristal líquido (LCD).
42. Displays de siete segmentos LEDDisplays de siete segmentos LED
El display de siete segmentos es uno de los dispositivos másEl display de siete segmentos es uno de los dispositivos más
empleados en los circuitos digitales para visualizar números yempleados en los circuitos digitales para visualizar números y
otros caracteres. Cada segmento está hecho de un material queotros caracteres. Cada segmento está hecho de un material que
emite luz cuando circula a través de el una corriente de pequeñaemite luz cuando circula a través de el una corriente de pequeña
intensidad.intensidad.
Estos displays los hay de ánodo y cátodo común.Estos displays los hay de ánodo y cátodo común.
43. El display ánodo comúnEl display ánodo común
En el display ánodo común, todos los ánodos de los diodos LED unidosEn el display ánodo común, todos los ánodos de los diodos LED unidos
y conectados a la fuente de alimentación.y conectados a la fuente de alimentación.
En este caso para activar cualquier elemento hay que poner el cátodoEn este caso para activar cualquier elemento hay que poner el cátodo
del elemento a tierra a través de una resistencia para limitar la corrientedel elemento a tierra a través de una resistencia para limitar la corriente
que pasa por el elementoque pasa por el elemento
El display cátodo comúnEl display cátodo común
El display cátodo común tiene todos los ánodos de los diodos LED unidosEl display cátodo común tiene todos los ánodos de los diodos LED unidos
y conectados a tierra. Para activar un segmento de estos hay que poner ely conectados a tierra. Para activar un segmento de estos hay que poner el
ánodo del segmento a encender a Vcc (tensión de la fuente) a través deánodo del segmento a encender a Vcc (tensión de la fuente) a través de
una resistencia para limitar el paso de la corrienteuna resistencia para limitar el paso de la corriente
44. Algunos tipos de Display que usan leds:Algunos tipos de Display que usan leds:
45. PANTALLA DIGITAL DE CRISTAL LIQUIDO (LCD)PANTALLA DIGITAL DE CRISTAL LIQUIDO (LCD)
El visor de cristal líquido opera en muy diferente formas que elEl visor de cristal líquido opera en muy diferente formas que el
tipo LED. Un LED genera luz de salida en tanto que un LCDtipo LED. Un LED genera luz de salida en tanto que un LCD
controla la luz. El LCD necesita una entrada de luz para ser vistocontrola la luz. El LCD necesita una entrada de luz para ser visto
mientras que el LED produce su propia luz.mientras que el LED produce su propia luz.
En la figura se muestra el diagrama de un LCD común: LaEn la figura se muestra el diagrama de un LCD común: La
construcción es de un LDC de efecto de campo. Cuando seconstrucción es de un LDC de efecto de campo. Cuando se
energiza el segmento LCD aparece negro en comparación con elenergiza el segmento LCD aparece negro en comparación con el
resto de la superficie brillante. El segmento “e” está energizado enresto de la superficie brillante. El segmento “e” está energizado en
la ilustración. En resto de los segmentos son casi invisibles.la ilustración. En resto de los segmentos son casi invisibles.
Esta intercalado entre dos placas de vidrios.Esta intercalado entre dos placas de vidrios.
46.
47. Los anunciadores de cristal líquido se energizan con voltaje de CA;Los anunciadores de cristal líquido se energizan con voltaje de CA;
en la figura se observan las entradas.en la figura se observan las entradas.
En la figura se aprecia la construcción y operación de un LCD deEn la figura se aprecia la construcción y operación de un LCD de
efecto de campo con siete segmentos.efecto de campo con siete segmentos.
49. Un circuito Flip-Flop puede mantener un estado binario en forma
indefinida (en cuanto se suministre potencia al circuito) hasta que
recibe la dirección de una señal de entrada para cambiar de
estado.
La diferencia principal entre los diversos tipos de Flip-Flops está en
el número de entradas que poseen y en la manera en la cual las
entradas afectan el estado binario.
Las células elementales de memoria de los circuitos secuenciales
se denominan biestables o Flip-Flops. Se caracterizan por ser
capaces de adoptar dos estados estables, que se corresponden a
los niveles lógicos "0" y "1", que perduran en el tiempo de un
modo indefinido, aunque haya desaparecido la excitación que los
originó. Es decir: son capaces de memorizar un bit de información.
51. Se puede diseñar celdas biestables S-R
con una entrada de reloj que cambie su
estado solamente cuando la señal de reloj
tenga el valor de 1. Estas celdas se
conocen como Flip-Flops S-R que operan
con nivel de reloj alto.
52. Analizando el primer circuito se puede ver que cuando la señal del
reloj (la entrada C) vale 0, la salida de los bloques AND serán 0.
Cuando la señal del reloj vale 1, las entradas S y R se aplican a
los bloques NAND. El estado de este Flip-Flops cambia solamente
cuando la señal de reloj vale 1, por tanto opera con nivel de reloj
alto.
53.
54. Si se añade un bloque lógico NOT en la entrada de reloj, se tendrá
un Flip-Flop S-R con nivel bajo.
Nótese que en este Flip-Flops, las entradas S y R se aplicaran a los
bloques NAND solamente cuando la señal valga 0. Por
consiguiente, el estado cambiara solo cuando la señal de reloj
tome este valor.
55. El símbolo utilizado para un Flip-Flops S-R que opera con nivel de
reloj bajo, la entrada de reloj se encuentra complementada.
56. En esta Tabla aparece la variable Q que es el
valor del Flip-Flop en un instante de tiempo
dado, el cual se conoce como el estado actual y,
como función de salida, Q+
que representa el
siguiente estado. Este es el valor que tomara
el Flip-Flop después de que ocurra el evento que
ocasiona el cambio de estado, o sea, el nivel del
reloj alto o bajo según sea el caso.
Si se considera que las entradas S y R nunca
tomaran simultáneamente el valor de 1, se
obtiene la siguiente función para el Flip-Flop S-
R:
Q+
= S + R’ Q
La cual nos indica que el siguiente estado del
Flip-Flop será 1 cuando S=1 o cuando el estado
actual es 1 y R=0.
57. Dado que un Flip-Flop puede guardar un
valor booleano, se pensó en crear uno que
tuviera una sola entrada en la cual se pusiera
el valor que se deseara guardar,
adicionalmente a la entrada, se diseño el
Flip-Flop D, el cual tiene una entrada que se
denomina D, y la entrada de reloj C.
La construcción del Flip-Flop D se basa en el
latch S-R.
58. Cuando la señal del reloj toma el valor de 1, el
valor que está en la entrada D se almacena en
su salida Q. Para analizarlo, supóngase que en
D esta un 1. Cuando la señal de reloj cambia de
0 a 1, el bloque superior NAND del latch recibe
un 0 en la entrada que proviene del bloque
NAND superior y el bloque NAND inferior del
latch recibe un 1 del bloque NAND inferior. Esto
equivale que un latch S-R se tengan las
entradas S=1 y R=0, lo cual ocasiona que
cambie el estado Q=1.
Si ahora se pone el valor de 0 en la entrada D,
cuando la señal del reloj pasa de 0 a 1, el
bloque NAND superior del latch recibe un 1 de la
salida del bloque NAND inferior y el bloque
NAND inferior del latch recibe un 0 del bloque
NAND inferior. Equivale a que es un latch S-R
se tenga S= 0 R=1, los cual lo deja en el estado
Q=0.
59. Si se añade un bloque lógico NOT en la entrada de reloj, se
tendrá un Flip-Flop D con nivel bajo.
60. se muestran los símbolos que se utilizan para los
Flip-Flops D sin importar su construcción interna.
61. La función para el Flip-Flop D es la
siguiente:
Q+
= D
La cual nos indica que el siguiente
estado del Flip-Flop será igual a
D.
62. El Flip-Flop T, Tiene solamente dos entradas: la de reloj
(C) y la que controla su operación (T).
Cuando la entrada de reloj vale 0, el estado del Flip-Flop
no cambia.
Cuando la entrada del reloj vale 1, el comportamiento del
Flip-Flop depende del valore que tenga la entrada T. Si
esta entrada es 0, el estado de conservara. En cambio, si
la entrada T vale 1, el Flip-Flop cambiará siempre su
estado.
63. Cuando la señal de reloj vale 0, las salidas de los dos bloques NAND de la
izquierda valen 1, así la celda conserva su estado. Suponiendo que la señal
de reloj vale 1 y la entrada T= 0, las salidas de los dos bloques NAND de la
izquierda vale 1, la celda conservará su estado.
Si tanto la señal de reloj como la entra T vale 1, el Flip-Flop cambia de
estado las salidas de los dos bloques NAND de la izquierda dependerán del
estado en que se encuentre ya que ambas salidas, Q y Q’, se retroalimentan
a estos bloques.
64. Se muestra el diagrama de tiempos para la siguiente serie
de eventos:
Se supone que el Flip-Flop se encuentra en el estado Q=1
y tanto la entrada T como el reloj en 0
En el tiempo 1 se pone un 1 en la entrada T
En el tiempo 2 se pone un 1 en la entrada de reloj
65. En el diagrama del tiempo se puede observar que inicialmente el Flip-Flop estaba en el
estado Q=1 y en el tiempo 5 se encuentra en el estado Q=0, con Q’=1; sin embrago, en
el tiempo 7 se encuentra de nuevo en el estado inicial y en el tiempo 9 vuelve a
encontrarse en Q=0 y Q’=1, repitiéndose el ciclo mientras la señal de reloj continua en
1.
Si la señal del reloj se hubiese puesto en 0 en el tiempo 4, el Flip-Flop solamente
hubiera cambiado de estado, quedando en Q=0 y Q’=1 pero al mantener la señal reloj
en 1 ocasiona que este Flip-Flop oscile, cambiando constantemente de estado.
Este problema se origina por que las salidas del Flip-Flop están retroalimentadas a las
entradas y al cambiar las salidas, también cambia las entradas.
66.
67. La Función para Flip-Flop T
es la siguiente.
Q+
=T + Q
Esta función nos indica que
el siguiente estado del Flip-
Flop se mantendrá si T = 0
o se complementara si T=1
68.
69.
70. El flip-flop j-kEl flip-flop j-k
Este flip-flop es el más versátil de todos,Este flip-flop es el más versátil de todos,
ya que puede trabajar como el S-R o el Tya que puede trabajar como el S-R o el T
añadiendo bloques lógicos externos, tambiénañadiendo bloques lógicos externos, también
puede hacerse funcionar como flip-flop D.puede hacerse funcionar como flip-flop D.
Este dispositivo tiene tres entradas. Dos deEste dispositivo tiene tres entradas. Dos de
ellas controlan los cambios de estado y seellas controlan los cambios de estado y se
denominan J y K .La tercera denominada C esdenominan J y K .La tercera denominada C es
la entrada de reloj.la entrada de reloj.
71. El flip-flop j-kEl flip-flop j-k
Cuando las dosCuando las dos
entradas J y K valen 1,entradas J y K valen 1,
este flip-flop operaeste flip-flop opera
como un flip-flop T,como un flip-flop T,
cambiando de estadocambiando de estado
cuando la señal de relojcuando la señal de reloj
vale 1. El diseño que sevale 1. El diseño que se
muestra en estamuestra en esta
sección también sufresección también sufre
del mismo problema quedel mismo problema que
el flip-flop T.el flip-flop T.
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
72. El flip-flop j-kEl flip-flop j-k
si la señal de reloj nosi la señal de reloj no
dura un tiempo muydura un tiempo muy
pequeño en el valor depequeño en el valor de
1, el estado continuara1, el estado continuara
cambiando mientras lacambiando mientras la
señal de reloj no tomeseñal de reloj no tome
el valor de 0. Lael valor de 0. La
solución a estesolución a este
problema también seproblema también se
basa en los flip-flop delbasa en los flip-flop del
tipo “maestro-esclavo”.tipo “maestro-esclavo”.
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
73. El flip-flop j-kEl flip-flop j-k
Suponiendo que las
entradas J y K no pueden
valer 1 simultáneamente,
el flip-flop operara como
un S-R, donde J hace las
veces de la entrada S y K
las veces de R. En la
figura 1.1 se muestra una
posible configuración
para el flip-flop J-K. Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
74. El flip-flop j-kEl flip-flop j-k
Analizando la Figura 1.1,
se puede ver fácilmente
que si las entradas J y K
valen 0 al mismo tiempo,
las salidas de los Bloques
NAND de la izquierda
tendrán el valor de 1, lo
que ocasionara que la
celda mantenga su
estado cuando C tome el
valor de 1.
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
Figura 1.1Figura 1.1 flip-flop J-Kflip-flop J-K
construidos con bloques NANDconstruidos con bloques NAND
con nivel de reloj altocon nivel de reloj alto
75. kk
Figura 1.1Figura 1.1 Símbolo para el flip-flop j-kSímbolo para el flip-flop j-k
con nivel de reloj alto.con nivel de reloj alto.
76. Tabla
Flip-flop J-K
kk
Cuando la entrada J vale 1 yCuando la entrada J vale 1 y
la K vale 0, al tomar el valorla K vale 0, al tomar el valor
de 1 la señal de reloj, lade 1 la señal de reloj, la
celda cambiara el estado Qcelda cambiara el estado Q
= 1 si estaba en el estado= 1 si estaba en el estado
Q=0, o permanecerá en elQ=0, o permanecerá en el
estado Q= 1 si ya seestado Q= 1 si ya se
encontraba en el.encontraba en el.
77. Tabla
Flip-flop J-K
kk
Si la entrada J vale 0 y laSi la entrada J vale 0 y la
entrada K vale 1, alentrada K vale 1, al
presentarse la señal de relojpresentarse la señal de reloj
(al tomar el valor de 1), la(al tomar el valor de 1), la
celda permanecerá en elcelda permanecerá en el
estado Q=0 si ya estaba enestado Q=0 si ya estaba en
el. O cambiara a este estadoel. O cambiara a este estado
si se encontraba en elsi se encontraba en el
estado Q =1estado Q =1..
78. kk
La función para el flip-flop J-K es la siguiente:La función para el flip-flop J-K es la siguiente:
También se menciono que es posible hacer que un flip-También se menciono que es posible hacer que un flip-
flop J-K funcione como uno D añadiéndole bloquesflop J-K funcione como uno D añadiéndole bloques
lógicos. Una forma de hacerlo se muestra en la figuralógicos. Una forma de hacerlo se muestra en la figura
1.1 como se observa, se hizo J=D y K=D’ que al1.1 como se observa, se hizo J=D y K=D’ que al
sustituirlos en la función del flip-flop J-K nos quedasustituirlos en la función del flip-flop J-K nos queda
lo siguiente:lo siguiente:
79. El flip-flop j-kEl flip-flop j-kFigura1.3Figura1.3 flip-flop D construido con un J-Kflip-flop D construido con un J-K
con nivel de reloj alto.con nivel de reloj alto.
80.
81.
82.
83.
84.
85.
86.
87.
88.
89.
90. En la figura se muestra en formaEn la figura se muestra en forma
simplificada la estructura interna del flip-simplificada la estructura interna del flip-
flop S-R maestro esclavo. en lugar deflop S-R maestro esclavo. en lugar de
mostrar su arquitectura interna detallada.mostrar su arquitectura interna detallada.
91.
92. La operación de esto flip-flop es muy similar al del tipo S-RLa operación de esto flip-flop es muy similar al del tipo S-R
Figura 3.1Figura 3.1 Cuando D=1 las entradas S=1 Y R=0.Cuando D=1 las entradas S=1 Y R=0.
93. Figura 3.2 Cuando D=0 las entradas S=0 Y R=1.Figura 3.2 Cuando D=0 las entradas S=0 Y R=1.
94. Este tipo de configuración soluciona el problema deEste tipo de configuración soluciona el problema de
oscilación de las salidas del flip-flop T cuando T=1 y eloscilación de las salidas del flip-flop T cuando T=1 y el
pulso de reloj tiene una duración grande.pulso de reloj tiene una duración grande.
95. Figura 4.2Figura 4.2 Diagrama de tiempos al cambiar de estado elDiagrama de tiempos al cambiar de estado el
flip-flop T maestro-esclavo.flip-flop T maestro-esclavo.
96. Esta configuración maestro-esclavo resuelve el problemaEsta configuración maestro-esclavo resuelve el problema
que presentaba el flip-flop J-K cuando ambas entradasque presentaba el flip-flop J-K cuando ambas entradas
valían 1 y se presentaba el pulso de reloj, haciendo que lasvalían 1 y se presentaba el pulso de reloj, haciendo que las
salidas oscilaran mientras se mantuviera el pulso.salidas oscilaran mientras se mantuviera el pulso.
97. FiguraFigura Diagrama de tiempos al cambiar el flip-flop J-K maestro-Diagrama de tiempos al cambiar el flip-flop J-K maestro-
esclavo de Q=1 a Q=0, poniendo las entradas J y K en 1.esclavo de Q=1 a Q=0, poniendo las entradas J y K en 1.
98. Figura Diagrama de Tiempos al Cambiar el flip-flop J-K maestro-esclavoFigura Diagrama de Tiempos al Cambiar el flip-flop J-K maestro-esclavo
de Q=1 a Q=0 poniendo la entrada k en 1 y Manteniendo la entrada J en 0de Q=1 a Q=0 poniendo la entrada k en 1 y Manteniendo la entrada J en 0
99. 1.Representación de los números del
0 al 15 a través de FF J-K
2.Modelo de transferencia de datos
en serie.