1. DISEÑO DE SECUENCIAS CON FLIP-FLOP
Universidad de Cuenca
Facultad de Ingeniería
Escuela de Electrónica y Telecomunicaciones
Milton Muñoz
miltonho@hotmail.com
1. Objetivo General:
Diseñar e implementar sistemas secuenciales, empleando Flip-Flop..
2. Objetivos Específicos:
Diseñar sistemas de conteo automático, empleando FF..
Aplicar lógica combinatoria, en conjunto con FF, para el diseño de circuitos
secuenciales.
Diseñar circuitos empleando las características síncronas y asíncronas de un FF.
Emplear correctamente las hojas características de los circuitos integrados.
3. M a t e r i a l e s :
Fuente de CC
Protoboard
1 DIP switch
5 resistencias 330 Ω
1 resistencia 100 Ω
1 resistencia 220Ω
1 resistencia 470 Ω
Cables de conexión
1 C.I. 74147
1 C.I. 74132
1 C.I. 74125
1 capacitores 1000 uF
3 leds

2. 4. Procedimiento:
4.1. Diseñar e implementar un sistema secuencial automático, para cinco diodos Led, de
acuerdo a las condiciones especificadas en la siguiente tabla de verdad:
INGRESOS SALIDAS
ESTADO
Q3 Q2 Q1 Q0 L5 L4 L3 L2 L1
0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1
0 0 1 0 0 0 0 1 0 2
0 0 1 1 0 0 1 0 0 3
0 1 0 0 0 1 0 0 0 4
0 1 0 1 1 0 0 0 0 5
0 1 1 0 1 0 0 0 0 6
0 1 1 1 0 1 0 0 0 7
1 0 0 0 0 0 1 0 0 8
1 0 0 1 0 0 0 1 0 9
1 0 1 0 0 0 0 0 1 10
1 0 1 1 0 0 0 0 0 11
1 1 0 0 1 1 1 1 1 12
1 1 0 1 0 0 0 0 0 13
1 1 1 0 1 1 1 1 1 14
1 1 1 1 0 0 0 0 0 15
Adicionalmente el sistema cuenta con los siguientes mecanismos de control:
Pulsante S0 : En cualquier instante detiene la secuencia llevando al sistema al estado 0.
Pulsante SSTOP : Detiene la secuencia y mantiene las salidas (LED’s), en el estado de
paro.
Pulsante S INICIO : Activa la secuencia, a partir del último estado en que se quedó de
acuerdo a S0 ó SSTOP .
Cuando el sistema es conectado a la fuente de alimentación se debe mantener en el estado 0,
hasta pulsar S INICIO.
Diagrama de Bloques del Sistema:

3. 4.1.1. Diseño y esquematización
VCC
5V
U1 U2 U4 U3
SET SET SET SET
J Q J Q J Q J Q
U7A
CLK CLK CLK CLK R1
K ~Q K ~Q K ~Q K ~Q 330Ω
RESET RESET RESET RESET 74132N
JK_FF JK_FF JK_FF
C1
50µF
JK_FF
VCC
5V
U5 R4
1.0kΩ
15 A O0 1
14 B O1 2 74ALS10AM
13 C O2 3 7432N
12 D O3 4
O4 5
O5 6
O6 7 J3
O7 9 74ALS10AM
U16A O8 10 7432N Key = A
O9 11
7404N
7442N 74ALS10AM
U6 7432N
VCC
15 A O0 1
14 2 5V
B O1 VCC
13 C O2 3 74ALS10AM
12 4 7432N U12
D O3 5V
O4 5
6 SET
O5
O6 7 D Q
O7 9 VCC VCC
O8 10 74ALS10AM
O9 11 7432N 5V CLK ~Q 5V
R2 RESET R3
7442N 1.0kΩ 1.0kΩ
D_FF
7404N
J1 J2
Key = A Key = A
5. Conclusiones:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
____________________________________________________________________________
6. Recomendaciones:
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________
_____________________________________________________________________________