SlideShare una empresa de Scribd logo
1 de 22
Descargar para leer sin conexión
GAL22V10
12 entradas dedicadas

10 pines E/S

Disponible encapsulado DIP (24 pines),
PLCC (28 pines) o baja tensión
(GAL22LV10).

10 OLMCs disponibles.

OLMCs programables como E o S
combinacional o como S secuencial.

OLMC formada por 1 flip-flop y 2
multiplexores

A la salida OLMC existe un buffer triestado
(nivel bajo, alto, alta impedancia).
GAL22V10 OUTPUT LOGIC MACROCELL (OLMC)

Matriz AND‐OR                    Multiplexor que activa 
                                 el modo 
                                 (combinacional o 
                                 registrado) 
Elementos para programar una GAL
Ordenador (microcontrolador, memoria y sistema operativo).
Software de programación(compilador lógico).
 ABEL, VHDL, VERILOG, AHDL.
Permite simular y depurar de forma completa un diseño
lógico antes de fabricar el hardware.
Procesan y sintetizan el diseño lógico introducido,
convierten los datos introducidos en un fichero intermedio y
generan un archivo de salida JEDEC(mapa de estados o
mapa de fusibles)
Métodos para introducir el diseño lógico: ecuación
booleana, tabla de verdad o máquina de estados; métodos
de tipo esquemático: diagramas de tiempo y descripción
hardware.
Elementos para programar una GAL
 Programador de SPLD(controlable por software).
 Tiene un programa controlador de software que
 lee el archivo JEDEC, generado por el
 compilador lógico, y lo convierte en instrucciones
 que aplican las tensiones requeridas en pines
 específicos del SPLD se alteran las celdas
 especificadas de la matriz según el JEDEC.

 JEDEC: Joint Electronic Device Engineering
 Council
Usando Lattice, IspLever Classic
1.- Crear una nueva carpeta
2.- Ejecutar




               3.- File
               New Proyect
Seleccionar el tipo de GAL
Se puede Seleccionar adicionar un proyecto creado anteriormente en
alguna plataforma de diseño (ISE de Xilinx ó Maxplus de Altera)
mediante Add Source , y se selecciona nuestro archivo con extensión
VHD o en su debido caso comenzar a crear un nuevo proyecto inicial.




 Adición de programa
Seleccionar un modulo de VHDL para el proyecto elegido o
para el proyecto inicial.




 Damos siguiente y finalizamos para terminar de adicionar
 o crear el proyecto.
Dando Doble clic sobre el nuestro archivo ( xxx.vhd), nos abre el
editor de texto donde aparece nuestro programa ya adicionado.
Si se desea partir de un proyecto nuevo,
posicionándonos sobre el dispositivo (SPLD (GAL)) y
con el botón derecho del mouse elegimos NEW,
donde enseguida aparecerá la opción para la
creación del modulo entidad con la definición de las
variables de entrada y salida.
Creación y definición de la entidad
Diseño del programa para el sistema de
la cuchilla
Para realizar la compilación del programa utilizamos la
opción: precision synthesize VHDL file. O bien
synplicity synthesize VHDL file
Es necesario generar el mapa de fusibles para la GAL, para ello, sobre
la GAL Seleccionamos y elegimos crear mapa de fusibles (create fuse
map) con el cual obtendremos el archivo tipo jedec (***.jed).
Para poder observar la asignación que el compilador genera, el mapa
de fusibles sobre la GAL, seleccionamos el reporte del chip (chip
report).
Se puede observar la colocación de las terminales en la
ventana inferior, dentro del software ispLEVER.
Buscar y colocar el archivo que se va a descargar con
la extensión XXX.JED.

Este es el archivo que se debe guardar en un
dispositivo extraíble (USB y/o diskette) para poderlo
abrir en el programador de memorias.
No olvidar que para programar la GAL hay que
seleccionar en el Max loader el tipo de GAL, y
después abrir el archivo de nuestro programa
(xxx.JED),para posteriormente programar la GAL.
Max Loader
Dentro del software MAX LOADER , primero debemos indicarle que tipo
de dispositivo queremos programar. En este caso el tipo de GAL.




Este paso se realiza
dando click sobre la
pestaña select,
Max Loader
Escribiendo directamente sobre el espacio marcado por “FIND”
el tipo de gal a programar.


O bien ubicando dentro
del espacio “Manufacturer”
Al fabricante, en este caso
“Lattice”.


 Y dentro del espacio
 “Device Name”,
 seleccionamos la
 matricula de la gal a
 programar



                   Y por ultimo seleccionamos OK
Max Loader
Una vez que hemos
seleccionado el tipo de
gal, procedemos a cargar
el archivo xxx.jed, que
nos permitirá grabar el
mapa de fusibles dentro
de la gal.
Max Loader
Una vez que hemos cargado el
archivo:

Primero: insertamos la gal
dentro del zócalo con la debida
orientación, marcada en el
programador.
Max Loader

     Segundo:
     borramos la gal con
     la opción “erase”.

     Tercero:
     programamos la gal
     con la opción
     “prog”.



Finalmente retiramos la gal
del programador.

Más contenido relacionado

La actualidad más candente

La actualidad más candente (20)

Guia pseint 2016
Guia pseint 2016Guia pseint 2016
Guia pseint 2016
 
Informe 4 digitales
Informe 4 digitalesInforme 4 digitales
Informe 4 digitales
 
Manejo de archivos en el lenguaje C
Manejo de archivos en el lenguaje CManejo de archivos en el lenguaje C
Manejo de archivos en el lenguaje C
 
Mapeo de memoria
Mapeo de memoriaMapeo de memoria
Mapeo de memoria
 
Flip flop
Flip flopFlip flop
Flip flop
 
Qué es el orden de arranque?
Qué es el orden de arranque?Qué es el orden de arranque?
Qué es el orden de arranque?
 
U1 flip flop
U1 flip flopU1 flip flop
U1 flip flop
 
Ensamblador
EnsambladorEnsamblador
Ensamblador
 
Contadores a y s síncronos
Contadores a y s síncronosContadores a y s síncronos
Contadores a y s síncronos
 
tema 01 sistemas digitales
tema 01 sistemas digitalestema 01 sistemas digitales
tema 01 sistemas digitales
 
Informe practica ecuaciones # 6
Informe practica ecuaciones # 6Informe practica ecuaciones # 6
Informe practica ecuaciones # 6
 
Oscilador controlado por voltaje VCO
Oscilador controlado por voltaje VCOOscilador controlado por voltaje VCO
Oscilador controlado por voltaje VCO
 
Diseño de mapas de memoria
Diseño de mapas de memoriaDiseño de mapas de memoria
Diseño de mapas de memoria
 
14531428 secuenciales-asincronos
14531428 secuenciales-asincronos14531428 secuenciales-asincronos
14531428 secuenciales-asincronos
 
Registros del Pic 16F84
Registros del Pic 16F84Registros del Pic 16F84
Registros del Pic 16F84
 
Set de 35 instrucciones para pic16f877A programación en assembler
Set de 35 instrucciones para pic16f877A programación en assembler Set de 35 instrucciones para pic16f877A programación en assembler
Set de 35 instrucciones para pic16f877A programación en assembler
 
DiseñO De Un Contador Con Flip Flops Tipo Jk
DiseñO De Un Contador Con Flip Flops Tipo JkDiseñO De Un Contador Con Flip Flops Tipo Jk
DiseñO De Un Contador Con Flip Flops Tipo Jk
 
Como agregar letra ñ en lcd con Arduino uno r3
Como agregar letra ñ en lcd con Arduino uno r3Como agregar letra ñ en lcd con Arduino uno r3
Como agregar letra ñ en lcd con Arduino uno r3
 
El transistor ujt scr
El transistor ujt scrEl transistor ujt scr
El transistor ujt scr
 
Maquinas de estado
Maquinas de estadoMaquinas de estado
Maquinas de estado
 

Similar a Lattice (20)

Generación del midlet HolaMundo utilizando el JWTK
Generación del midlet HolaMundo utilizando el JWTKGeneración del midlet HolaMundo utilizando el JWTK
Generación del midlet HolaMundo utilizando el JWTK
 
PLC Alternativo
PLC AlternativoPLC Alternativo
PLC Alternativo
 
Intro spartan
Intro spartanIntro spartan
Intro spartan
 
Manual al uso pspice
Manual al uso pspiceManual al uso pspice
Manual al uso pspice
 
Practica con el ISE de Xilinx
Practica con el ISE de XilinxPractica con el ISE de Xilinx
Practica con el ISE de Xilinx
 
simatic estaciones fms
 simatic estaciones fms simatic estaciones fms
simatic estaciones fms
 
Registrar variables de entorno para java platform
Registrar variables de entorno para java platformRegistrar variables de entorno para java platform
Registrar variables de entorno para java platform
 
El AT mega8 es un microcontrolador excelente
El AT mega8 es un microcontrolador excelenteEl AT mega8 es un microcontrolador excelente
El AT mega8 es un microcontrolador excelente
 
Manual de usoprogramador pic
Manual de usoprogramador picManual de usoprogramador pic
Manual de usoprogramador pic
 
Tutorial cpl ds v1
Tutorial cpl ds v1Tutorial cpl ds v1
Tutorial cpl ds v1
 
Rs logix 500
Rs logix 500Rs logix 500
Rs logix 500
 
AIX Administration Knowledge Share
AIX Administration Knowledge ShareAIX Administration Knowledge Share
AIX Administration Knowledge Share
 
AIX Guide
AIX GuideAIX Guide
AIX Guide
 
Configuracion de icprog
Configuracion de icprogConfiguracion de icprog
Configuracion de icprog
 
P01.Desarrollo de aplicaciones con mplab
P01.Desarrollo de aplicaciones con mplabP01.Desarrollo de aplicaciones con mplab
P01.Desarrollo de aplicaciones con mplab
 
7 curso
7 curso7 curso
7 curso
 
Instalación de jdk
Instalación de jdkInstalación de jdk
Instalación de jdk
 
Jlex y cup en java
Jlex y cup en javaJlex y cup en java
Jlex y cup en java
 
J2me Presentacion
J2me PresentacionJ2me Presentacion
J2me Presentacion
 
Instalar ints<kjojd kyeclipse-en-windows-para-programar-en-java
Instalar ints<kjojd kyeclipse-en-windows-para-programar-en-javaInstalar ints<kjojd kyeclipse-en-windows-para-programar-en-java
Instalar ints<kjojd kyeclipse-en-windows-para-programar-en-java
 

Lattice

  • 1. GAL22V10 12 entradas dedicadas 10 pines E/S Disponible encapsulado DIP (24 pines), PLCC (28 pines) o baja tensión (GAL22LV10). 10 OLMCs disponibles. OLMCs programables como E o S combinacional o como S secuencial. OLMC formada por 1 flip-flop y 2 multiplexores A la salida OLMC existe un buffer triestado (nivel bajo, alto, alta impedancia).
  • 2. GAL22V10 OUTPUT LOGIC MACROCELL (OLMC) Matriz AND‐OR Multiplexor que activa  el modo  (combinacional o  registrado) 
  • 3. Elementos para programar una GAL Ordenador (microcontrolador, memoria y sistema operativo). Software de programación(compilador lógico). ABEL, VHDL, VERILOG, AHDL. Permite simular y depurar de forma completa un diseño lógico antes de fabricar el hardware. Procesan y sintetizan el diseño lógico introducido, convierten los datos introducidos en un fichero intermedio y generan un archivo de salida JEDEC(mapa de estados o mapa de fusibles) Métodos para introducir el diseño lógico: ecuación booleana, tabla de verdad o máquina de estados; métodos de tipo esquemático: diagramas de tiempo y descripción hardware.
  • 4. Elementos para programar una GAL Programador de SPLD(controlable por software). Tiene un programa controlador de software que lee el archivo JEDEC, generado por el compilador lógico, y lo convierte en instrucciones que aplican las tensiones requeridas en pines específicos del SPLD se alteran las celdas especificadas de la matriz según el JEDEC. JEDEC: Joint Electronic Device Engineering Council
  • 5. Usando Lattice, IspLever Classic 1.- Crear una nueva carpeta 2.- Ejecutar 3.- File New Proyect
  • 7. Se puede Seleccionar adicionar un proyecto creado anteriormente en alguna plataforma de diseño (ISE de Xilinx ó Maxplus de Altera) mediante Add Source , y se selecciona nuestro archivo con extensión VHD o en su debido caso comenzar a crear un nuevo proyecto inicial. Adición de programa
  • 8. Seleccionar un modulo de VHDL para el proyecto elegido o para el proyecto inicial. Damos siguiente y finalizamos para terminar de adicionar o crear el proyecto.
  • 9. Dando Doble clic sobre el nuestro archivo ( xxx.vhd), nos abre el editor de texto donde aparece nuestro programa ya adicionado.
  • 10. Si se desea partir de un proyecto nuevo, posicionándonos sobre el dispositivo (SPLD (GAL)) y con el botón derecho del mouse elegimos NEW, donde enseguida aparecerá la opción para la creación del modulo entidad con la definición de las variables de entrada y salida.
  • 11. Creación y definición de la entidad
  • 12. Diseño del programa para el sistema de la cuchilla
  • 13. Para realizar la compilación del programa utilizamos la opción: precision synthesize VHDL file. O bien synplicity synthesize VHDL file
  • 14. Es necesario generar el mapa de fusibles para la GAL, para ello, sobre la GAL Seleccionamos y elegimos crear mapa de fusibles (create fuse map) con el cual obtendremos el archivo tipo jedec (***.jed).
  • 15. Para poder observar la asignación que el compilador genera, el mapa de fusibles sobre la GAL, seleccionamos el reporte del chip (chip report).
  • 16. Se puede observar la colocación de las terminales en la ventana inferior, dentro del software ispLEVER.
  • 17. Buscar y colocar el archivo que se va a descargar con la extensión XXX.JED. Este es el archivo que se debe guardar en un dispositivo extraíble (USB y/o diskette) para poderlo abrir en el programador de memorias. No olvidar que para programar la GAL hay que seleccionar en el Max loader el tipo de GAL, y después abrir el archivo de nuestro programa (xxx.JED),para posteriormente programar la GAL.
  • 18. Max Loader Dentro del software MAX LOADER , primero debemos indicarle que tipo de dispositivo queremos programar. En este caso el tipo de GAL. Este paso se realiza dando click sobre la pestaña select,
  • 19. Max Loader Escribiendo directamente sobre el espacio marcado por “FIND” el tipo de gal a programar. O bien ubicando dentro del espacio “Manufacturer” Al fabricante, en este caso “Lattice”. Y dentro del espacio “Device Name”, seleccionamos la matricula de la gal a programar Y por ultimo seleccionamos OK
  • 20. Max Loader Una vez que hemos seleccionado el tipo de gal, procedemos a cargar el archivo xxx.jed, que nos permitirá grabar el mapa de fusibles dentro de la gal.
  • 21. Max Loader Una vez que hemos cargado el archivo: Primero: insertamos la gal dentro del zócalo con la debida orientación, marcada en el programador.
  • 22. Max Loader Segundo: borramos la gal con la opción “erase”. Tercero: programamos la gal con la opción “prog”. Finalmente retiramos la gal del programador.