1. TEMA 4DISEÑO LÓGICO SECUENCIAL Prof. Luis Zurita

2. METODOLOGÍA DE EVALUACIÓN Examen tipo proyecto, incluye simulación en programas como livewire o proteus (25%) más desarrollo del diseño (75%). Según el plan de evaluación, tiene un peso porcentual del 20 %. Bibliografía recomendada: Thomas Floyd, Fundamentos de Sistemas digitales y Ronald Tocci, Sistemas digitales.

3. METODOLOGÍA DE DISEÑO PASO 1. DIAGRAMA DE ESTADOS. CASO II 001 Y=1 111 101 Y=0 011 Consideración especial: MSB / LSB Es importante el orden.

4. METODOLOGÍA DE DISEÑO PASO 2. TABLA DEL ESTADO SIGUIENTE

5. METODOLOGÍA DE DISEÑO PASO 3. TABLA DE TRANSICIÓN FF

6. METODOLOGÍA DE DISEÑO PASO 4. LLENADO DE LOS MK ¿Qué colocamos? R= como conocemos las salidas, necesitamos hallar las ecuaciones de las entradas J y K, por lo tanto se colocan las salidas con la variable de control Y. J0 K0 Q1Q0 Q1Q0 00 00 01 01 11 11 10 10 YQ2 YQ2 00 00 01 01 11 11 10 10

7. METODOLOGÍA DE DISEÑO PASO 4. LLENADO DE LOS MK PASO 5: ECUACIONES DE ESTADO: De los mapas de Karnaugh se extraen las ecuaciones simplificadas. PASO 6: ELABORACIÓN DEL CIRCUITO LÓGICO EQUIVALENTE: De las ecuaciones simplificadas se procede a dibujar el circuito correspondiente.

8. METODOLOGÍA DE DISEÑO 001 100 PASO 1. DIAGRAMA DE ESTADOS. CASO III

9. METODOLOGÍA DE DISEÑO PASO 2. TABLA DEL ESTADO SIGUIENTE Nota: Estados “Ruido” se reorientan a un estado válido

10. METODOLOGÍA DE DISEÑO PASO 1. DIAGRAMA DE ESTADOS. CASO IV 010 EDO INICIAL Y=1 110 101 Y=0 001 EDO FINAL

11. METODOLOGÍA DE DISEÑO PASO 2. TABLA DEL ESTADO SIGUIENTE Nota: Estados “INICIAL” y “FINAL” se mantiene en su mismo estado dependiendo de la variable de control.