Este documento describe el diseño de un contador binario síncrono de secuencia aleatoria. Explica el planteamiento del problema, el desarrollo del diseño mediante tablas de estados, mapas de Karnaugh y un diagrama, y la implementación física del circuito utilizando componentes como compuertas lógicas, flip-flops y un oscilador de reloj. El objetivo es generar una secuencia aleatoria de estados binarios para los contadores mediante la lógica combinacional.
1. CUCEI UDG
Universidad de Guadalajara
Centro Universitario de Ciencias Exactas e Ingenier´ıas
Pr´actica 8
Contador binario s´ıncrono de secuencia aleatoria
Autor:
Pablo Cruz Rodr´ıguez
Asesor:
Claudia Ver´onica Guzm´an Cu´ellar
Sistemas Digitales II
29 de octubre de 2016
SISTEMAS DIGITALES II 1 PRACTICA 8
2. CUCEI UDG
PLANTEAMIENTO
Secuencia deseada para el contador
DESARROLLO
Qt Qt+1 Entradas FF
A B C A’ B’ C’ JA KA JB KB JC KC
0 0 0 0 0 1 0 X 0 X 1 X
0 0 1 0 1 0 0 X 1 X X 1
0 1 0 1 0 0 1 X X 1 0 X
1 0 0 1 0 1 X 0 0 X 1 X
1 0 1 1 1 0 X 0 1 X X 1
1 1 0 0 0 0 X 1 X 1 0 X
1 1 1 0 0 0 X 1 X 1 X 1
0 1 1 0 0 0 0 X X 1 X 1
Tabla de estados
SISTEMAS DIGITALES II 2 PRACTICA 8
3. CUCEI UDG
Mapas de Karnaugh
JA
AB
C
0
0
1
0
X
X
X
X
0
1
00 01 11 10
JA=B ¯C
KA
AB
C
X
X
X
X
0
0
1
1
0
1
00 01 11 10
KA=B
JB
AB
C
0
1
X
X
0
1
X
X
0
1
00 01 11 10
JB=C
JC
AB
C
1
X
0
X
1
X
0
X
0
1
00 01 11 10
JC= ¯B
KB = 1
KC = 1
Diagrama
Contador s´ıncrono de secuencia aleatoria
SISTEMAS DIGITALES II 3 PRACTICA 8
4. CUCEI UDG
Montaje f´ısico
Material:
Par protoboard 270 perforaciones.
3 Ledes rojos.
3 Resistencias de 220 Ω.
Cables para protoboard.
Compuerta AND SN74LS08N.
Inversor HD74LS04P.
Flip Flop J ¯K SN74376N.
Reloj con 555.
Fuente 5V DC.
Implementacion fisica
SISTEMAS DIGITALES II 4 PRACTICA 8
