Interfaces- via o puente

1. 1
4-1
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
4-2
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Interfaces de Entrada / Salida
Familia de Circuitos que permiten adaptar, leer y/o gobernar
señales externas desde y hacia un sistema microprocesador

2. 2
4-3
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Tipos de Entradas / Salidas
A) Formato de la información:
•Paralelo: una línea por bit del dato y todos simultáneos.
•Serie: todos los datos a través de la misma línea y multiplexados
en el tiempo
Puerto E/S
Paralelo
D0
D7
Puerto E/S
Serie
D0 D1 D2 D3 ... D7
4-4
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
B) Tipo de transferencia:
•Síncrona: se envía o recibe una señal de reloj para sincronizar
la transferencia de entrada / salida
•Asíncrona: no existe señal de reloj de sincronización. Es necesario
establecer un protocolo de comunicación (“handshake”)
C) Tipo de señales eléctricas
•Digitales
•Analógicas
•Mixtas

3. 3
4-5
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
D) Dirección de los datos:
•Entrada: todas las líneas son permanentemente de entrada
•Salida: líneas permanentemente de salida
•Programables: las líneas son configurables para actuar como
entradas o como salidas
E) Funcionalidad
•Interfaces generales: USART, Puertos paralelo
•Interfaces dedicadas: temporizadores, controlador disco duro,...
•Coprocesadores de E/S
4-6
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Registros de Entrada / Salida
•Son registros asociados a los puertos de E/S
•Tipos de registros:
Registros de datos: donde se colocan los datos a sacar al exterior
o de donde se leen los datos
Registros de control: determinan el modo de operación y la
configuración de la unidad de E/S
•Cada puerto puede tener asociados varios registros
•Un mismo registro puede afectar a varios puertos
•Pueden ser accesibles mediante operaciones genéricas de lectura/escritura
o mediante instrucciones específicas de entrada/salida

4. 4
4-7
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Acceso a registros de Entrada / Salida
A) Dentro del mismo Mapa de Memoria
USART
PI/T
ROM
SRAM
DRAM
PI/T
USART
Circuito
Combinac.
CS
CS
Ai
Las señales de habilitación de los integrados se generan con las
líneas del bus de direcciones
4-8
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
B) Con un Mapa de Entradas / Salidas separado del Mapa de Memoria:
si el Microprocesador dispone de instrucciones específicas
(IN Registro, OUT Registro)
ROM
SRAM
DRAM
PI/T
USART
Mapa de Memoria Mapa de E/S
El µProcesador dispone de salidas que indican si se accede a Memoria
o a Registro de E/S. (Salidas del 8086: M/IO, /IORc, /IOWC)
Decod.
Memoria
Decod.
Registros
E/S
M/IO
Ai
Ai

5. 5
4-9
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Métodos de Entrada/Salida
A) Bloqueo del Proceso: el Microprocesador espera a que el periférico
conectado a la unidad de Entrada/Salida le responda
B) Consulta Periódica (Polling): el Microprocesador consulta de manera
periódica el estado del periférico
C) Interrupción: el Microprocesador responde al periférico cuando éste
le interrumpe
Microprocesador Unidad
E/S
Periférico
Datos
Rdy
Bsy
Protocolo con 2 líneas
4-10
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Métodos de Entrada/Salida
A) Bloqueo del Proceso: ejemplo impresora como periférico
•Es sencillo
•Bloquea al µP
•Problemas por
diferencia de
velocidades

6. 6
4-11
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Métodos de Entrada/Salida (II)
B) Consulta Periódica:
•Complicado con
muchos periféricos
•No detiene el proceso
principal
4-12
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Métodos de Entrada/Salida (III)
C) Interrupción: IRQ petición de interrupción
IACK aceptación de interrupción
Microprocesador Unidad
E/S
Periférico
Datos
IACK
IRQ
•Desvío del Programa Principal a petición del Periférico (evento)
•Se atiende a los periféricos cuando lo requieren y puede la CPU
•Secuencia:
1.-Petición
2.-Aceptación
3.-Programa de tratamiento de interrupción

7. 7
4-13
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Interrupciones
Aceptación de Interrupciones
•Enmascaramiento: Existen interrupciones enmascarables y
no enmascarables (se aceptan siempre)
•Las enmascarables se aceptan o no en función del estado
de unos bits denominados máscaras que pueden ser locales
(del periférico) o globales (generales)
4-14
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Interrupciones (II)
Prioridad de Interrupciones
•¿Qué sucede si se solicitan varias interrupciones?:
Habrá que fijar una prioridad de las mismas
•Gestión de la prioridad:
1.-Prioridad fija (varias líneas de IRQ)
2.-Prioridad programable
3.-Prioridad hardware
•Controlador de interrupciones específico
•Estructura Daisy Chain

8. 8
4-15
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Interrupciones (III)
Programa de Tratamiento de la Interrupción:
Se trata de saber qué dispositivo interrumpe y generar la
dirección del programa de tratamiento de la Interrupción
•1.- Salto a una posición fija para cada línea de petición
•2.- Tabla de vectores de interrupción:
a).- Autovectorizadas: cada fuente tiene una posición
b).- Vectorizadas externamente por el periférico
•3.- El periférico genera la dirección de salto
4-16
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Interrupciones con varios periféricos
1.- Líneas de petición y aceptación separadas para cada periférico
2.- Líneas de petición codificadas
uP
Codif
Perif
2
Perif
N
...Perif
1
3
IRQ
IRQ
IRQ
3
uP
Perif
2
Perif
N
...Perif
1
IRQ
IRQ
IRQ
IACK
IACK
IACK

9. 9
4-17
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
3.- Varios periféricos en una sola línea de petición
uP
Perif
2
Perif
N
...Perif
1
IRQ
IACK
IACK
IACK
Línea de colector abierto
Interrupciones con varios periféricos
Más prioridad (P1>P2>...)
Estructura “Daisy Chain”
4-18
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Acceso Directo a Memoria (DMA)
•Consiste en la transferencia directa, sin pasar por la CPU,
de datos entre las unidades de E/S y la Memoria del Sistema
La CPU deja de controlar los buses
de datos y direcciones durante un tiempo

10. 10
4-19
Microprocesadores & Microcontroladores
Interfaces de E/S ©ATE-Universidad de Oviedo
Acceso Directo a Memoria (II)
•Aplicaciones:
Cintas y discos magnéticos
Memoria de vídeo para terminales gráficos
Sistemas de adquisición de datos
•Necesidad de un controlador de bus:
Controla quién accede en cada momento a la memoria
Posibilidades:
Algoritmo interno a la CPU
Dispositivo externo
•Posibles retardos en la CPU