Proyectos propuestos basados en MSS: VALOR MÍNIMO DE 3 NÚMEROS VALOR MÁXIMO DE 3 NÚMEROS VALOR PROMEDIO DE 4 NÚMEROS CONTADOR UP EN GRAY CONTADOR DOWN EN BCD VALIDADOR DE CLAVE DE 3 DIGITOS SUMADOR DE 3 NUMEROS BCD VALIDADOR DE 3 NÚMEROS ASCENDENTES VALIDADOR DE 3 NÚMEROS DESCENDENTE VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2 ⭐ For more information visit our blog: https://vasanza.blogspot.com/

1. PROYECTOS
SISTEMAS DIGITALES 1
(MSS)
vasanza

2. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que encuentra el valor mínimo de 3 números BCD ingresador por un unico puerto. Ejemplo: 9-1-7 (Min = 1); 0-2-1 (Min =
0).
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a recibir uno a uno los números BCD que serán usados para determinar
el número más pequeño ingresado.
• Dígito: entrada de 4 bits que permite el ingreso de los números BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se almacene el número ingresado por el puerto “Dígito”.
• Mínimo: Salida de 4 bits que muestra en BCD el valor del mínimo número ingresado.
• Fin: señal de salida que indica que el sistema digital ya ha finalizado la búsqueda del valor más pequeño ingresado. Para volver a utilizar el sistema digital, es
necesario volver a presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALOR MÍNIMO DE 3 NÚMEROS
vasanza

3. • Diagrama de bloques:
• Algoritmo de la MSS:
• https://www.overleaf.com/latex/templates/pseudocode-algorithmtemplate/zrqcdnkhqvgb
• Github por Quezada:
• https://github.com/cemaquez/ProyectoDigitales
• Video del proyecto por Quezada:
• https://www.youtube.com/watch?v=xGNLM9sFwyA vasanza

4. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que encuentra el valor máximo de 3 números BCD ingresador por un unico puerto. Ejemplo: 9-1-7 (Max = 9); 0-2-1 (Max =
2).
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a recibir uno a uno los números BCD que serán usados para determinar
el número más grande ingresado.
• Dígito: entrada de 4 bits que permite el ingreso de los números BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se almacene el número ingresado por el puerto “Dígito”.
• Máximo: Salida de 4 bits que muestra en BCD el valor del máximo número ingresado.
• Fin: señal de salida que indica que el sistema digital ya ha finalizado la búsqueda del valor más grande ingresado. Para volver a utilizar el sistema digital, es
necesario volver a presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALOR MÁXIMO DE 3 NÚMEROS
vasanza

5. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por Avilés:
• https://github.com/mel1221a/PROYECTO-SD
• Video del proyecto por Avilés:
• https://www.youtube.com/watch?v=jci3zNgFO0c
vasanza

6. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que encuentra el valor promedio (entero) de 4 números BCD ingresador por un unico puerto. Ejemplo: 1-2-3-4 (Mean =
2); 7-2-5-1 (Mean = 3).
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a recibir uno a uno los números BCD que serán usados para determinar
el valor promedio.
• Dígito: entrada de 4 bits que permite el ingreso de los números BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se almacene el número ingresado por el puerto “Dígito”.
• Promedio: Salida de 4 bits que muestra en BCD el valor entero del promedio calculado.
• Fin: señal de salida que indica que el sistema digital ya ha finalizado de calcular el valor promedio de los 4 números ingresados. Para volver a utilizar el sistema
digital, es necesario volver a presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALOR PROMEDIO DE 4 NÚMEROS
vasanza

7. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por Llaguno:
• https://github.com/allaguno29/ProyectoSDY
• Video del proyecto por Llaguno:
• https://youtu.be/iIUAM5jyWIk
vasanza

8. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que se comporta como un contador ascendente de 0 a 15. La salida se presenta de forma binaria (considere la cantidad
de bits que crea necesario) en código GRAY.
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el contador empiece a trabajar.
• Fin: señal de salida que indica que el contador ha llegado a su valor máximo. Para volver a utilizar el sistema digital, es necesario volver a presionar y soltar el
botón “start”.
• Salida_Bin: señal binaria que refleja el valor actual del contador.
• Salida_GRAY: señal binaria que refleja el valor actual del contador en código GRAY.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
CONTADOR UP EN GRAY
vasanza

9. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por Mite:
• https://github.com/giomite/ContadorPr
• Video del proyecto por Mite:
• https://www.youtube.com/watch?v=3vPGToW8GHQ&feature=youtu.be
vasanza

10. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que se comporta como un contador descendente de 0 a 15. La salida se presenta en código BCD.
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el contador empiece a trabajar.
• Fin: señal de salida que indica que el contador ha llegado a su valor máximo. Para volver a utilizar el sistema digital, es necesario volver a presionar y soltar el
botón “start”.
• Salida_Bin: señal binaria que refleja el valor actual del contador.
• Salida_BCD: señal binaria que refleja el valor actual del contador en BCD.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
CONTADOR DOWN EN BCD
vasanza

11. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por García:
• https://github.com/Antonella-garcia/proyecto_SD1
• Video del proyecto por García:
• https://www.youtube.com/watch?v=YCn47A3mCiE
vasanza

12. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que valida el ingreso de una clave de 3 dígitos BCD. La salida OK solo se activara cuando la clave ingresada sea la correcta.
Además, considere que la clave es fija “123”.
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a validar los siguientes tres dígitos ingresados.
• Dígito: entrada de 4 bits que permite el ingreso de los dígitos de la clave en BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se valide el dígito ingresado en ese instante.
• OK: señal de salida que indica que la clave ingresada es correcta.
• Fin: señal de salida que indica que el validador de clave ha culminado de validar una clave de 3 dígitos. Para volver a utilizar el sistema digital, es necesario volver a
presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALIDADOR DE CLAVE DE 3 DIGITOS
vasanza

13. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por Chávez:
• https://github.com/yorlandochavez95/Proyecto
• Video del proyecto por Chávez:
• https://www.youtube.com/watch?v=ckWJqDTWOak
vasanza

14. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que realiza la suma de tres números BCD ingresados por un único puerto de entrada.
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a validar los siguientes tres dígitos ingresados.
• Dígito: entrada de 4 bits que permite el ingreso de los dígitos de la clave en BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se valide el dígito ingresado en ese instante.
• OK: señal de salida que indica que la clave ingresada es correcta.
• Fin: señal de salida que indica que el validador de clave ha culminado de validar una clave de 3 dígitos. Para volver a utilizar el sistema digital, es necesario volver a
presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
SUMADOR DE 3 NUMEROS BCD
vasanza

15. • Diagrama de bloques:
• Github por López:
• https://github.com/lopez70-lab/proyecto4
• Video del proyecto por López:
• https://www.youtube.com/watch?v=gz6Nu6HSkkg
vasanza

16. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que valida el orden ascendente de 3 números BCD ingresador por un unico puerto. Ejemplo: 4-8-9 (Si Cumple); 4-6-2 (No
Cumple).
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a recibir uno a uno los números BCD que serán validados.
• Dígito: entrada de 4 bits que permite el ingreso de los números BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se almacene el numero ingresado por el puerto “Dígito”.
• Validación: Salida de un bit que si es ‘1’ indica que la secuencia ingresada si cumple el orden ascendente y si es ‘0’ no cumple.
• Fin: señal de salida que indica que el sistema digital ya ha finalizado de validar los 3 números ingresados. Para volver a utilizar el sistema digital, es necesario
volver a presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALIDADOR DE 3 NÚMEROS ASCENDENTES
vasanza

17. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por Pérez:
• https://github.com/MiguelAngelPerezGuerra/BCDascendente_ProyectoN5
• Video del proyecto por Pérez:
• https://www.youtube.com/watch?v=qrIhoM1Gin0
vasanza

18. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que valida el orden descendente de 3 números BCD ingresador por un unico puerto. Ejemplo: 4-8-9 (No Cumple); 7-6-2 (Si
Cumple).
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a recibir uno a uno los números BCD que serán validados.
• Dígito: entrada de 4 bits que permite el ingreso de los números BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se almacene el numero ingresado por el puerto “Dígito”.
• Validación: Salida de un bit que si es ‘1’ indica que la secuencia ingresada si cumple el orden descendente y si es ‘0’ no cumple.
• Fin: señal de salida que indica que el sistema digital ya ha finalizado de validar los 3 números ingresados. Para volver a utilizar el sistema digital, es necesario
volver a presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALIDADOR DE 3 NÚMEROS DESCENDENTE
vasanza

19. • Diagrama de bloques:
• Algoritmo de la MSS:
• Github por Macías:
• https://github.com/irvmgarz/Proyecto9IrvingMacias
• Video del proyecto por Macías:
• https://www.youtube.com/watch?v=VVyoddrt6lo
vasanza

20. • ESPECIFICACIONES:
• Se desea implementar una Sistema Digital que valida la pertenencia a los multiplos de base 2 (en orden incremental) de 3 números BCD ingresador por un unico
puerto. Ejemplo: 1-2-4 (Si Cumple); 1-4-8 (No Cumple).
• Para implementar su solución, usted deberá programar en VHDL los componentes MSI que considere necesarios: Flip-Flops, Registros, Contadores, Multiplexores,
Decodificadores, Sumadores, Comparadores.
• Se recomienda también programar en VHDL las puertas lógicas básicas que utilice.
• SEÑALES:
• Start: señal de entada que luego de presionar y soldar hace que el Sistema Digital empiece a recibir uno a uno los números BCD que serán validados.
• Dígito: entrada de 4 bits que permite el ingreso de los números BCD.
• Enter: señal de entrada que luego de presionar y soltar hace que se almacene el numero ingresado por el puerto “Dígito”.
• Validación: Salida de un bit que si es ‘1’ indica que la secuencia ingresada si cumple el orden incremental de múltiplos de base 2 y si es ‘0’ no cumple.
• Fin: señal de salida que indica que el sistema digital ya ha finalizado de validar los 3 números ingresados. Para volver a utilizar el sistema digital, es necesario
volver a presionar y soltar el botón “start”.
• INFORMACIÓN ADICIONAL:
• Video: Lenguaje de descripción de hardware (Ejemplo 1 - concurrencia)
• Video: Lenguaje de descripción de hardware (Ejemplo 2 - secuencialidad)
• REPOSITORIO CON CÓDIGOS VHDL:
• https://github.com/vasanza/MSI-VHDL
VALIDADOR DE 3 NÚMEROS MULTIPLOS DE BASE 2
vasanza

21. • Diagrama de bloques:
• Algoritmo de la MSS:
vasanza

22. • BDF:
vasanza

23. • MSS:
vasanza