SlideShare una empresa de Scribd logo
1 de 39
Introducción a los sistemas informáticos Capítulo 1
[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
 
Sistema operativo ,[object Object],[object Object],[object Object]
Elementos básicos ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Componentes de alto nivel Unidad de ejecución Memoria principal Bus del  sistema Instrucción Instrucción Instrucción Datos Datos Datos Datos PC  = Contador de programa IR  = Registro de instrucción MAR  = Registro de direcciones de memoria MBR  = Registro intermedio de memoria I/O AR  = Registro de direcciones de E/S I/O BR  = Registro intermedio de E/S Módulo de E/S Figura 1.1.  Componentes de una computadora: visión de alto nivel. CPU
Registros del procesador ,[object Object],[object Object],[object Object],[object Object],[object Object]
Registros visibles de usuario ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Registros visibles de usuario ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Registros de control y de estado ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Registros de control y de estado ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Ciclo de instrucción INICIO Ciclo de lectura Ciclo de ejecución Leer la  instrucción siguiente Ejecutar la  instrucción FIN Figura 1.2.  Ciclo básico de instrucción.
Lectura y ejecución de instrucciones ,[object Object],[object Object],[object Object]
Registro de instrucción ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Ejemplo de ejecución de un programa Memoria Registros de CPU Memoria Memoria Memoria Memoria Memoria Registros de CPU Registros de CPU Registros de CPU Registros de CPU Registros de CPU Paso 1 Paso 6 Paso 5 Paso 3 Paso 4 Paso 2 Figura 1.4.  Ejemplo de ejecución de un programa (contenidos de memoria y registros en hexadecimal).
Acceso directo de memoria (DMA) ,[object Object],[object Object],[object Object],[object Object]
Interrupciones ,[object Object],[object Object],[object Object],[object Object]
Clases de interrupciones ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Tratamiento de la interrupción ,[object Object],[object Object],[object Object]
Ciclo de interrupción INICIO Ciclo de lectura Ciclo de ejecución Ciclo de interrupción Leer la  instrucción siguiente Ejecutar la  instrucción Comprobación de interrupción; interrupción del proceso   FIN Interrupciones inhabilitadas Interrup- ciones Figura 1.7.  Ciclo de instrucción con interrupciones. habilitadas
Ciclo de interrupción ,[object Object],[object Object],[object Object]
Programa de usuario Programa de usuario Programa de usuario Programa de E/S Programa de E/S Programa de E/S Orden de E/S Orden de E/S Orden de E/S FIN E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR FIN FIN Rutina de tratamiento de interrup-ciones Rutina de tratamiento de interrup-ciones (a) Sin interrupciones (b) Con interrupciones y corta espera de E/S (c) Con interrupciones y larga espera de E/S Figura 1.5.  Flujo de control del programa con y sin interrupciones.
Interrupciones múltiples ,[object Object],[object Object],Programa de usuario Rutina X de tratamiento de interrupciones Programa de usuario (a) Tratamiento secuencial de interrupciones (b) Tratamiento de control con múltiples interrupciones Figura 1.12.  Transferencia de control con múltiples interrupciones. RutinaY de tratamiento de interrupciones Rutina X de tratamiento de interrupciones RutinaY de tratamiento de interrupciones
Orden secuencial de interrupciones mútiples ,[object Object],[object Object],[object Object]
Prioridad de las interrupciones múltiples ,[object Object],[object Object],[object Object]
Multiprogramación ,[object Object],[object Object],[object Object]
Jerarquía de la memoria Registros  cache Memoria principal Disco magnético CD-ROM CD-RW DVD + RW DVD-RAM Cinta magnética MO WORM Almacenamiento secundario Memoria externa Memoria interna Figura 1.14.  La jerarquía de la memoria.
Descenso por la jerarquía ,[object Object],[object Object],[object Object],[object Object],[object Object]
Cache de disco ,[object Object],[object Object],[object Object]
Memoria cache ,[object Object],[object Object],[object Object]
Memoria cache Transferencia de palabras Transferencia de bloques CPU Cache Memoria principal Figura 1.16.  Cache y memoria principal.
Memoria cache ,[object Object],[object Object],[object Object]
Cache/Main Memory System Número  de entrada Etiqueta Bloque Longitud de bloque ( K  palabras) (a) Cache Dirección de memoria Bloque  ( K  palabras) Bloque Longitud  de palabra (b) Memoria principal Figura 1.17.  Estructura de cache/memoria principal.
Diseño de la cache ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
Diseño de la cache ,[object Object],[object Object],[object Object],[object Object],[object Object]
Diseño de la cache ,[object Object],[object Object],[object Object],[object Object],[object Object],[object Object]
E/S programada ,[object Object],[object Object],[object Object],[object Object],Emitir la orden LEER al módulo de E/S Leer estado del módulo de E/S Compro- bar estado Leer palabra del módulo de E/S Escribir  palabra  en memoria ¿Hecho? CPU    E/S E/S    CPU E/S    CPU CPU    memoria Condición de error No listo Listo No Sí Instrucción siguiente (a) E/S programada
E/S dirigida por interrupciones ,[object Object],[object Object],[object Object],[object Object],Emitir la orden LEER al módulo de E/S Leer estado del módulo de E/S Compro- bar estado Leer palabra del módulo de E/S Escribir  palabra  en memoria ¿Hecho? Instrucción siguiente Sí No CPU    memoria E/S    CPU Condición de error Listo E/S    CPU CPU    E/S Hacer  otra cosa Interrupción (b) E/S dirigida por interrupciones
Acceso directo a la memoria ,[object Object],[object Object],[object Object],Emitir la orden LEER BLOQUE al módulo E/S Leer estado del módulo de DMA Instrucción siguiente (c) Acceso directo a memoria DMA    CPU CPU    DMA Hacer  otra cosa Interrupción

Más contenido relacionado

La actualidad más candente

Arquitectura Del Computador
Arquitectura Del ComputadorArquitectura Del Computador
Arquitectura Del Computador
ivan
 
Capas de abstracción de la arquitectura de ordenadores
Capas de abstracción de la arquitectura de ordenadoresCapas de abstracción de la arquitectura de ordenadores
Capas de abstracción de la arquitectura de ordenadores
Sandy Sócola
 
Placa Base
Placa BasePlaca Base
Placa Base
steffa10
 

La actualidad más candente (20)

Arquitectura Del Computador
Arquitectura Del ComputadorArquitectura Del Computador
Arquitectura Del Computador
 
FUENTE DE PODER DE UN PC
FUENTE DE PODER DE UN PCFUENTE DE PODER DE UN PC
FUENTE DE PODER DE UN PC
 
Las diez principales amenazas para las bases de datos
Las diez principales amenazas para las bases de datosLas diez principales amenazas para las bases de datos
Las diez principales amenazas para las bases de datos
 
Chipset en el mercado
Chipset en el mercadoChipset en el mercado
Chipset en el mercado
 
Canales DMA
Canales DMACanales DMA
Canales DMA
 
Procesos e Hilos
Procesos e HilosProcesos e Hilos
Procesos e Hilos
 
Capas de abstracción de la arquitectura de ordenadores
Capas de abstracción de la arquitectura de ordenadoresCapas de abstracción de la arquitectura de ordenadores
Capas de abstracción de la arquitectura de ordenadores
 
Arquitectura Computacional
Arquitectura ComputacionalArquitectura Computacional
Arquitectura Computacional
 
ENSAMBLAJE Y MANTENIMIENTO DE COMPUTADORAS
ENSAMBLAJE Y MANTENIMIENTO DE COMPUTADORASENSAMBLAJE Y MANTENIMIENTO DE COMPUTADORAS
ENSAMBLAJE Y MANTENIMIENTO DE COMPUTADORAS
 
Placa Base
Placa BasePlaca Base
Placa Base
 
tarjeta de red
tarjeta de redtarjeta de red
tarjeta de red
 
Que es la fuente de poder
Que es la fuente de poderQue es la fuente de poder
Que es la fuente de poder
 
Arquitectura flujo de datos(filtros y tuberías)
Arquitectura flujo de datos(filtros y tuberías)Arquitectura flujo de datos(filtros y tuberías)
Arquitectura flujo de datos(filtros y tuberías)
 
Arquitectura del software
Arquitectura del softwareArquitectura del software
Arquitectura del software
 
Modelos de arquitecturas de computadoras
Modelos de arquitecturas de computadorasModelos de arquitecturas de computadoras
Modelos de arquitecturas de computadoras
 
Sistemas de archivo
Sistemas de archivoSistemas de archivo
Sistemas de archivo
 
Metodología CommonKADS
Metodología CommonKADSMetodología CommonKADS
Metodología CommonKADS
 
Arquitectura cisc
Arquitectura ciscArquitectura cisc
Arquitectura cisc
 
Protocolos de red
Protocolos de redProtocolos de red
Protocolos de red
 
LA CPU ALU y UC
LA CPU ALU y UCLA CPU ALU y UC
LA CPU ALU y UC
 

Destacado

3. introducción a los sistemas operativos
3.  introducción a los sistemas operativos3.  introducción a los sistemas operativos
3. introducción a los sistemas operativos
capeco1a
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
m220
 
Arqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y riscArqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y risc
esteabn1426
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
handresrm
 
Organización y arquitectura de computadores
Organización y arquitectura de computadoresOrganización y arquitectura de computadores
Organización y arquitectura de computadores
Sofylutqm
 
Arquitectura del cpu
Arquitectura del cpuArquitectura del cpu
Arquitectura del cpu
MedardoPerez
 
Explicacion metodologia 3 capas y base de datos, proyecto de ejemplo jsp
Explicacion metodologia 3 capas y base de datos, proyecto de ejemplo jspExplicacion metodologia 3 capas y base de datos, proyecto de ejemplo jsp
Explicacion metodologia 3 capas y base de datos, proyecto de ejemplo jsp
Boris Salleg
 
Interrupciones y llamadas del sistema
Interrupciones y llamadas del sistemaInterrupciones y llamadas del sistema
Interrupciones y llamadas del sistema
jomapuga
 
Arquitectura tres capas
Arquitectura tres capasArquitectura tres capas
Arquitectura tres capas
Jenny Gonzalez
 

Destacado (20)

Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
Arquitetura al computador (febyr)
Arquitetura al computador (febyr)Arquitetura al computador (febyr)
Arquitetura al computador (febyr)
 
3. introducción a los sistemas operativos
3.  introducción a los sistemas operativos3.  introducción a los sistemas operativos
3. introducción a los sistemas operativos
 
Arquitectura de computadoras
Arquitectura de computadorasArquitectura de computadoras
Arquitectura de computadoras
 
Unidad 2 clasificacion de arquitectura paralela
Unidad 2 clasificacion de arquitectura paralelaUnidad 2 clasificacion de arquitectura paralela
Unidad 2 clasificacion de arquitectura paralela
 
Memorias semiconductoras
Memorias semiconductorasMemorias semiconductoras
Memorias semiconductoras
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
 
Acceso Directo A Memoria
Acceso Directo A MemoriaAcceso Directo A Memoria
Acceso Directo A Memoria
 
Arquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo IIArquitectura de Computadores Capitulo II
Arquitectura de Computadores Capitulo II
 
Arqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y riscArqutecturas harvrd, von newman y risc
Arqutecturas harvrd, von newman y risc
 
Interrupciones
InterrupcionesInterrupciones
Interrupciones
 
Organización y arquitectura de computadores
Organización y arquitectura de computadoresOrganización y arquitectura de computadores
Organización y arquitectura de computadores
 
Arquitectura de Computadores Capitulo IV
Arquitectura de Computadores Capitulo IVArquitectura de Computadores Capitulo IV
Arquitectura de Computadores Capitulo IV
 
Arquitectura del cpu
Arquitectura del cpuArquitectura del cpu
Arquitectura del cpu
 
Explicacion metodologia 3 capas y base de datos, proyecto de ejemplo jsp
Explicacion metodologia 3 capas y base de datos, proyecto de ejemplo jspExplicacion metodologia 3 capas y base de datos, proyecto de ejemplo jsp
Explicacion metodologia 3 capas y base de datos, proyecto de ejemplo jsp
 
arquitectura de desarrollo web
 arquitectura de desarrollo web  arquitectura de desarrollo web
arquitectura de desarrollo web
 
Interrupciones y llamadas del sistema
Interrupciones y llamadas del sistemaInterrupciones y llamadas del sistema
Interrupciones y llamadas del sistema
 
Arquitectura Monolítica
Arquitectura MonolíticaArquitectura Monolítica
Arquitectura Monolítica
 
Arquitectura tres capas
Arquitectura tres capasArquitectura tres capas
Arquitectura tres capas
 

Similar a Conceptos sobre arquitectura de computadoras

1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
lauriskzs
 
Introducción a los sistemas informáticos
Introducción a los sistemas informáticosIntroducción a los sistemas informáticos
Introducción a los sistemas informáticos
ECCI
 
UNIDAD 5 Sistema Operativo .
UNIDAD 5 Sistema Operativo .UNIDAD 5 Sistema Operativo .
UNIDAD 5 Sistema Operativo .
TheBoops
 
Estructura de computos
Estructura de computosEstructura de computos
Estructura de computos
Hijole
 
Ejecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitecturaEjecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitectura
stefisanchez
 
3 2 Administracion Y Configuracion De Dispositivos
3 2 Administracion Y Configuracion De Dispositivos3 2 Administracion Y Configuracion De Dispositivos
3 2 Administracion Y Configuracion De Dispositivos
UVM
 

Similar a Conceptos sobre arquitectura de computadoras (20)

1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos1. introduccion a_los_sistemas_informaticos
1. introduccion a_los_sistemas_informaticos
 
Introducción a los sistemas informáticos
Introducción a los sistemas informáticosIntroducción a los sistemas informáticos
Introducción a los sistemas informáticos
 
Sistemas operativos 1
Sistemas operativos 1Sistemas operativos 1
Sistemas operativos 1
 
Estructura interna de un procesador
Estructura interna de un procesadorEstructura interna de un procesador
Estructura interna de un procesador
 
Mi largo resumen...
Mi largo resumen...Mi largo resumen...
Mi largo resumen...
 
Mi largo resumen...
Mi largo resumen...Mi largo resumen...
Mi largo resumen...
 
TEMA:5.1 PRINCIPIOS DE HARDWARE DE E/S.
TEMA:5.1 PRINCIPIOS DE HARDWARE DE E/S.TEMA:5.1 PRINCIPIOS DE HARDWARE DE E/S.
TEMA:5.1 PRINCIPIOS DE HARDWARE DE E/S.
 
UNIDAD 5 Sistema Operativo .
UNIDAD 5 Sistema Operativo .UNIDAD 5 Sistema Operativo .
UNIDAD 5 Sistema Operativo .
 
Sistemas operativos 1
Sistemas operativos 1Sistemas operativos 1
Sistemas operativos 1
 
Estructura de computos
Estructura de computosEstructura de computos
Estructura de computos
 
Sesión 10
Sesión 10Sesión 10
Sesión 10
 
Arquitectura de Computadores
Arquitectura de ComputadoresArquitectura de Computadores
Arquitectura de Computadores
 
Sistemas informaticos
Sistemas informaticosSistemas informaticos
Sistemas informaticos
 
Hardware
HardwareHardware
Hardware
 
Microcontrolador
MicrocontroladorMicrocontrolador
Microcontrolador
 
Cuestionario
Cuestionario Cuestionario
Cuestionario
 
Ejecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitecturaEjecuta stephanysanchez_arquitectura
Ejecuta stephanysanchez_arquitectura
 
Mantenimiento de la pc
Mantenimiento de la pcMantenimiento de la pc
Mantenimiento de la pc
 
3 2 Administracion Y Configuracion De Dispositivos
3 2 Administracion Y Configuracion De Dispositivos3 2 Administracion Y Configuracion De Dispositivos
3 2 Administracion Y Configuracion De Dispositivos
 
Cpu terminado[1]
Cpu terminado[1]Cpu terminado[1]
Cpu terminado[1]
 

Último

EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
FagnerLisboa3
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
silviayucra2
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
241521559
 

Último (10)

Trabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnologíaTrabajo Mas Completo De Excel en clase tecnología
Trabajo Mas Completo De Excel en clase tecnología
 
EPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial UninoveEPA-pdf resultado da prova presencial Uninove
EPA-pdf resultado da prova presencial Uninove
 
Presentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptxPresentación guía sencilla en Microsoft Excel.pptx
Presentación guía sencilla en Microsoft Excel.pptx
 
guía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Josephguía de registro de slideshare por Brayan Joseph
guía de registro de slideshare por Brayan Joseph
 
Desarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdfDesarrollo Web Moderno con Svelte 2024.pdf
Desarrollo Web Moderno con Svelte 2024.pdf
 
pruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNITpruebas unitarias unitarias en java con JUNIT
pruebas unitarias unitarias en java con JUNIT
 
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
POWER POINT YUCRAElabore una PRESENTACIÓN CORTA sobre el video película: La C...
 
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft FabricGlobal Azure Lima 2024 - Integración de Datos con Microsoft Fabric
Global Azure Lima 2024 - Integración de Datos con Microsoft Fabric
 
Proyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptxProyecto integrador. Las TIC en la sociedad S4.pptx
Proyecto integrador. Las TIC en la sociedad S4.pptx
 
International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)International Women's Day Sucre 2024 (IWD)
International Women's Day Sucre 2024 (IWD)
 

Conceptos sobre arquitectura de computadoras

  • 1. Introducción a los sistemas informáticos Capítulo 1
  • 2.
  • 3.  
  • 4.
  • 5.
  • 6. Componentes de alto nivel Unidad de ejecución Memoria principal Bus del sistema Instrucción Instrucción Instrucción Datos Datos Datos Datos PC = Contador de programa IR = Registro de instrucción MAR = Registro de direcciones de memoria MBR = Registro intermedio de memoria I/O AR = Registro de direcciones de E/S I/O BR = Registro intermedio de E/S Módulo de E/S Figura 1.1. Componentes de una computadora: visión de alto nivel. CPU
  • 7.
  • 8.
  • 9.
  • 10.
  • 11.
  • 12. Ciclo de instrucción INICIO Ciclo de lectura Ciclo de ejecución Leer la instrucción siguiente Ejecutar la instrucción FIN Figura 1.2. Ciclo básico de instrucción.
  • 13.
  • 14.
  • 15. Ejemplo de ejecución de un programa Memoria Registros de CPU Memoria Memoria Memoria Memoria Memoria Registros de CPU Registros de CPU Registros de CPU Registros de CPU Registros de CPU Paso 1 Paso 6 Paso 5 Paso 3 Paso 4 Paso 2 Figura 1.4. Ejemplo de ejecución de un programa (contenidos de memoria y registros en hexadecimal).
  • 16.
  • 17.
  • 18.
  • 19.
  • 20. Ciclo de interrupción INICIO Ciclo de lectura Ciclo de ejecución Ciclo de interrupción Leer la instrucción siguiente Ejecutar la instrucción Comprobación de interrupción; interrupción del proceso FIN Interrupciones inhabilitadas Interrup- ciones Figura 1.7. Ciclo de instrucción con interrupciones. habilitadas
  • 21.
  • 22. Programa de usuario Programa de usuario Programa de usuario Programa de E/S Programa de E/S Programa de E/S Orden de E/S Orden de E/S Orden de E/S FIN E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR E SCRIBIR FIN FIN Rutina de tratamiento de interrup-ciones Rutina de tratamiento de interrup-ciones (a) Sin interrupciones (b) Con interrupciones y corta espera de E/S (c) Con interrupciones y larga espera de E/S Figura 1.5. Flujo de control del programa con y sin interrupciones.
  • 23.
  • 24.
  • 25.
  • 26.
  • 27. Jerarquía de la memoria Registros cache Memoria principal Disco magnético CD-ROM CD-RW DVD + RW DVD-RAM Cinta magnética MO WORM Almacenamiento secundario Memoria externa Memoria interna Figura 1.14. La jerarquía de la memoria.
  • 28.
  • 29.
  • 30.
  • 31. Memoria cache Transferencia de palabras Transferencia de bloques CPU Cache Memoria principal Figura 1.16. Cache y memoria principal.
  • 32.
  • 33. Cache/Main Memory System Número de entrada Etiqueta Bloque Longitud de bloque ( K palabras) (a) Cache Dirección de memoria Bloque ( K palabras) Bloque Longitud de palabra (b) Memoria principal Figura 1.17. Estructura de cache/memoria principal.
  • 34.
  • 35.
  • 36.
  • 37.
  • 38.
  • 39.