para agregar recurso a modle

1. Unidad IV: Circuitos lógicos
combinacionales
Clase: Generalidades
• OBJETIVOS: conocer el proceso de
diseño de circuitos lógicos con las
principales tecnologías en el
comercio

2. Tecnología PDL
.
Las iniciales PLD vienen del inglés, Programmable Logic
Device, que traducido a nuestro idioma significa
Dispositivo Lógico Programable.
Son circuitos integrados que ofrecen a los diseñadores
en un solo chip un arreglo de compuertas lógicas y flip-
flops que pueden ser programados por el usuario para
implementar funciones lógicas; y así, una manera más
sencilla de reemplazar varios circuitos integrados
estándares o de funciones fijas.

3. Tecnología PDL
.La mayor parte de los diseños de nivel de
sistema incorporan diversos dispositivos, como
son las memorias RAM, ROM, controladores,
procesadores, etc., que se interconectan
mediante gran cantidad de dispositivos lógicos
de propósito general, frecuentemente
denominados lógica de unión ("glue logic").
En los últimos años, los dispositivos PLD
(Programmable Logic Device) han comenzado a
reemplazar muchos de los antiguos dispositivos
de unión, SSI y MSI

4. Ventajas de los PDL
.
El uso de dispositivos PLD proporciona una reducción en
el número de circuitos integrados. Por ejemplo, en los
sistemas de memoria de las computadoras, los PLD
pueden utilizarse para decodificar direcciones de
memoria y generar señales de escritura en memoria.
En muchas aplicaciones, los PLD y, en concreto, las
matrices lógicas programables (PAL, Programmable
Array Logic) y las matrices lógicas genéricas (GAL,
Generic Array Logic) pueden emplearse para reemplazar
dispositivos lógicos SSI y MSI, consiguiendo con ello una
reducción de etapas y de los costos.

5. Ventajas de los PDL
.El PLD, está conformado por una matriz de
compuertas AND y compuertas OR, que se pueden
programar para la construcción de funciones
lógicas específicas.

6. Existen 4 tipos de dispositivos
.1: Memoria programable de solo lectura

7. Memoria de solo lectura programable
.
La PROM está formada por un conjunto fijo (no
programable) de puertas AND conectadas como
decodificador y una matriz programable OR.
El arreglo de AND es un decodificador que consiste de
2n compuertas.
El usuario sólo especifica las conexiones a las
compuertas OR, produciendo así una solución en
forma de minitérminos.
La PROM se utiliza como una memoria direccionable y
no como un dispositivo lógico

8. 2. Matriz Lógica Programable (PLA)
.

9. 2. Matriz Lógica Programable (PLA)
.El PLA es un PLD formado por una matriz AND
programable y una matriz OR programable. La
PLA ha sido desarrollada para superar algunas
de las limitaciones de las memorias PROM.
El usuario especifica todas las conexiones.
Esto produce cualquier suma de productos.

10. 3. Matriz Lógica Programable (PAL)
.

11. 3. Matriz Lógica Programable (PAL)
.La PAL es un PLD que se ha desarrollado para superar
ciertas desventajas de la PLA, tales como los largos
retardos debidos a los fusibles adicionales que resultan
de la utilización de dos matrices programables y la mayor
complejidad del circuito.
La PAL básica está formada por una matriz AND
programable y una matriz OR fija. Esta estructura permite
implementar cualquier suma de productos lógica con un
número de variables definido, sabiendo que cualquier
función lógica puede expresarse como suma de
productos.

12. 4. Matriz Lógica Generica (GAL)
.

13. 4. Matriz Lógica Generica (GAL)
.
GAL (Generic Array Logic), en español Arreglo
Lógico Genérico, son un tipo de circuito integrado,
de marca registrada por Lattice Semiconductor,
que ha sido diseñados con el propósito de
sustituir a la mayoría de las PAL, manteniendo la
compatibilidad de sus terminales.