Proyecto Fin de Carrera de la alumna Enara Ortega García para la EUITT de la ULPGC

1. Diseño de un Amplificador
Operacional totalmente integrado
CMOS que funcione como driver para
cargas capacitivas elevadas
Titulación: Sistemas Electrónicos Autor: Enara Ortega García
Tutores: Francisco Javier del Pino Suárez Fecha: Septiembre 2009
Sunil Lalchand Khemchandani

2. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

3. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

4. Circuitos Integrados

5. Ley de Moore

6. Circuitos analógicos y digitales
 A pesar de que las tendencias actuales es
hacia el predominio de los circuitos digitales,
siempre existirá la necesidad de circuitos
analógicos que acondiciones señales físicas.
¡¡ AMPLIFICADORES OPERACIONALES !!

7. Amplificadores Operacionales

8. Parámetros de los
Amplificadores
Operacionales

9. • Tensión de entrada en modo común
V O U T
V IN
1
VC = (V+ + V− )
2

10. • Rango de tensión de entrada en modo
común
Presenta el intervalo en el cual, el voltaje de
entrada puede variar
Las entradas con magnitud mayor pueden
ocasionar distorsión a la salida

11. • Tensión de entrada en modo diferencial
V IN V O UT
Vd = V+ − V−

12. • Rechazo en modo común
RELACIÓN ENTRE LA GANANCIA DE TENSIÓN
DIFERENCIAL Y LA GANANCIA DE TENSIÓN EN
MODO COMÚN
.
Ad
CMRR =
Ac

13. • Excursión máxima de salida

14. • Rechazo a la fuente de alimentación
RELACIÓN ENTRE LA VARIACIÓN DE LA TENSIÓN
DE ALIMENTACIÓN DEL CIRCUITO Y LA TENSIÓN
DE SALIDA DEL MISMO
V DD
PSRR =
VOS

15. • Slew Rate

16. • Producto de Ganancia por Ancho de
Banda
A V
A VD
0 .7 0 7 A VD
G BW = A VD X fC
1 0 f
fC f1
B1

17. • Margen de Fase y Margen de Ganancia

18. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

19. Tecnología
Tecnología CMOS 0.18um de UMC
Elementos activos:
Transistores MOS
Transistores bipolares
Diodos
Elementos pasivos:
Resistencias
Condensadores
Bobinas
6 metales
1 polisilicio

20.  Transistores MOSFETs
NMOS
Tensión Umbral (VT) 0.65V
Parámetro de 100µA/V2
transconductancia (k)
PMOS
Tensión Umbral (VT) 0.7V
Parámetro de 30µA/V2
transconductancia (k)

21. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

22. Objetivos
DISEÑO DE UN AMPLIFICADOR OPERACIONAL
COMPLETAMENTE INTEGRADO EN TECNOLOGÍA CMOS
PARA SER UTILIZADO COMO DRIVER
Min. Nom. Máx.
VDD (V) 2.7 3.3 3.6
Temp. (ºC) -40 85
Consumo de corriente (mA) 1.6
Tolerancia a la amplitud (%) ±10
Capacidad de salida (pF) 1 3000
Frecuencia (kHz) 500

23. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

24. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

25. Etapa de entrada

26.  Modelo en pequeña señal
G 2 G 1 D 1= D 3= G 3= G 4 c3 D 2= D 4
+ _
v id
+ +
v g1 v g2 g m 1 v gs1 r01 r03 1/gm 3 c1 id 1 - id 1 r04 r02 c2
_ _
S1= S2= S3= S4
1
v out W1, 2 L1, 2  2
∝ 
vid  I D1, 2 
 

27.  Problemas de la etapa diferencial simple
 Con una etapa de
entrada diferencial
NMOS

28.  Problemas de la etapa diferencial simple
 Con una etapa de
entrada diferencial
PMOS

29.  Etapa de entrada complementaria

30. Etapa de polarización

31.  Funcionamiento de los espejos de corriente
V D D 1 W 
I D1 = K n   (VGS − Vt ) 2
2  L 1
R
Ire f Io 1  W 
I O =  K n (VGS − Vt ) 2  
2  L  2
Q Q
1 2
W 
 
IO  L 2
=
I ref W 
 
 L 1

32.  Tipos de espejos de corriente
V D D
 Espejo de corriente Q 1 Q 2
básico
Ire f Io
Q 3

33.  Tipos de espejos de corriente
V D D
Q 1 Q 2
 Espejo de corriente
cascada/cascodo
Q 3 Q 4
Ire f Io
Q 5

34.  Tipos de espejos de corriente
V D D
Q 1 Q 2
 Espejo de corriente
Wilson
Q 3
Ire f Io
Q 4

35. Etapa de salida

36.  Tipos de etapas de salida
 Etapa Clase A
Eficiencia=25%

37.  Tipos de etapas de salida
 Etapa Clase B
Eficiencia=78%
¡¡ Distorsión de cruce !!

38.  Tipos de etapas de salida
 Etapa Clase AB
Eficiencia=78%

39. Compensación

40.  Tipos de compensación
• Polo dominante o Miller.
• Polo-cero.
• Limitación de beta.
• Adelanto de fase.

41.  Respuesta en frecuencia del Op-Amp sin compensar
+ + +
v id g m 1 v id r o 2 ||r o 4 c1 vo1 r o 6 ||r o 7 c2 vo
i1
_ _ _
1 1
P1 = P2 =
c1 ⋅ (ro 2 || ro 4 ) c2 ⋅ (ro 6 || ro 7 )

42.  Implementación de la compensación de Miller
cc
+ + +
v id g m 1 v id r o 2 ||r o 4 c 1 vo1 gm 6 vo1 r o 6 ||r o 7 c2 vo
_
_ _
−1
P1 ≅
 Reduce la frecuencia de g m 6 r1 r2 C C
P1 y mueve P2 a una
frecuencia más alta g m6
P2 ≅ −
c2
g m6
¡¡ APARICIÓN DE UN CERO !! Z1 =
CC

43.  Implementación de la compensación polo-cero
 AÑADIR UNA RESISTENCIA EN SERIE CON Cc:
cc Rz
+ + +
v id g m 1 v id r o 2 ||r o 4 c1 vo1 gm 6 vo1 r o 6 ||r o 7 c2 vo
_
_ _
1
Z1 =
  1 
CC 
  − RZ 

  g m6 
Si se cumple: 1
RZ >
gm6
mejora el margen de fase ya que el desfase es en sentido contrario.

44. Ejemplo de diseño
Diseño de un Op-Amp de dos etapas
básico que sea estable
para una carga de salida de 20pF

45.  Esquema

46.  Definición de valores
 El circuito será alimentado con 3.3V.
 La corriente de polarización será de 500µA.
 El factor de ganancia K de los transistores
será:
K n = 150 µA / V 2 K p = 45µA / V 2

47.  Cálculo del tamaño de los transistores
1 W
I D = ⋅ K ⋅ ⋅ (Vsat )
2
2 L
1. Fijar las corrientes de cada rama
2. Definir la Vsat de los transistores.
3. Fijar una longitud (L) y calcular la anchura (W).

48.  Tamaño de los transistores
2.5mA

49.  Cálculo de la compensación
g m1, 2
CC ≈ 4 ⋅ CL ⋅
g m8
 Ajustamos el valor simulando varias veces.
Cc=5pF

50.  Resultado de la simulación AC

51. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

52. Diseño del driver
 Op-Amp de dos etapas con entrada diferencial tipo N
 Op-Amp de dos etapas con entrada diferencial tipo P
 Op-Amp de dos etapas con entrada diferencial
complementaria

53. Entrada diferencial tipo N

54.  Resultados de la simulación AC
CLOAD MARGEN DE FASE
1pF 15.3º
10pF 5.3º
100pF 19.6º
1nF 53.6º
3nF 64.8º

55.  Modificaciones
 Aumento del tamaño
de los transistores de ¡¡ MEJORA ESTABILIDAD !!
la etapa de salida
 Etapa de entrada
diferencial con ¡¡ MEJORA SLEW RATE !!
transistores tipo P

56. Entrada diferencial tipo P

57.  Resultados de la simulación AC
CLOAD MARGEN DE FASE
1pF 84.4º
10pF 53.7º
100pF 25.9º
1nF 34.7º
3nF 50.8º

58.  Modificaciones
 Aumento del tamaño
de los transistores ¡¡ MEJORA ESTABILIDAD !!
 Compensación polo-
cero doble
 Etapa de entrada ¡¡ MEJORA EL RANGO DE
diferencial
TENSIÓN DE ENTRADA EN
complementaria
MODO COMÚN !!

59. Esquema del diseño

60.  Resultados de la simulación AC
CLOAD MARGEN DE FASE
1pF 99.3º
10pF 97.7º
100pF 95.1º
500pF 98.3º
1nF 99º
1.5nF 99.2º
2nF 99.3º
2.5nF 99.4º
3nF 99.5º

61.  Resultado de la simulación transitoria
 Consumo
8.8mA >> 1.6mA

62.  Modificación del diseño
CONSUMO: 649µA << 1.6mA

63.  Resultados de la simulación AC
CLOAD MARGEN DE FASE
1pF 100.3º
10pF 95.6º
100pF 87.8º
500pF 99.5º
1nF 102.3º
1.5nF 103.3º
2nF 103.8º
2.5nF 104.2º
3nF 104.4º

64. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

65. Diseño en CADENCE
 Pasamos el esquema elegido a la tecnología
en la que se va a implementar el diseño.
 Comprobamos que cumple con todas las
especificaciones pedidas.
 Con todas las especificaciones cumplidas
pasamos al diseño a nivel de layout.

66.  Esquema en CADENCE

67. Layout del diseño Transistores de
salida
Fuentes de
corriente
Etapas de
entrada
Cargas
activas
Cargas
variables
Condensadores
Transistores
PD y PDN
Resistencias

68.  Layout de los espejos de corriente
Matching

69.  Layout de los pares diferenciales
Técnica del
centroide
común

70. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

71.  Simulación AC
Margen de Fase (º)
CLOAD (pF) TT 27º 3,3V FF -40ºC 3,6V SS 85ºC 2,7V
1 100,7 102,7 101
10 92,7 93,18 89,46
50 67,5 71 63,8
100 59,2 57,7 57,9
300 50,7 49,7 47,3
500 49 46,7 47,9
1000 50,4 50,7 50,4
3000 58,8 58,7 56,9

72.  Simulación AC

73. • Transistores: TT
 Simulación transitoria • Temperatura: 27ºC
• Alimentación: 3.3V

74. • Transistores: FF
 Simulación transitoria • Temperatura: -40ºC
• Alimentación: 3.6V

75. • Transistores: SS
 Simulación transitoria • Temperatura: 85ºC
• Alimentación: 2.7V

76.  Consumo de corriente
Condiciones Consumo (µA)
TT 27ºC 3.3V 652
FF -40ºC 3.6V 701
SS 85ºC 2.7V 553

77.  Simulación PSRR
Para VDD

78.  Simulación PSRR
Para GND

79.  Simulación con el OCEAN

80. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

81. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

82. Conclusiones
 Hemos diseñado un Op-Amp totalmente integrado en tecnología CMOS
0.18um que funciona como driver para un amplio rango de capacidades de
salida cumpliendo con las especificaciones marcadas.
 Hemos diseñado una nueva estructura de salida para la etapa clase AB
con la que conseguimos un menor consumo basada en cargas dinámicas en
las puertas de los transistores.
Especificaciones Pedidas Especificaciones Conseguidas
Min. Nom. Máx. Min. Nom. Máx.
VDD (V) 2.7 3.3 3.6 VDD (V) 2.7 3.3 3.6
Temp. (ºC) -40 85 Temp. (ºC) -40 85
Consumo de corriente 1.6 Consumo de corriente 0.701
(mA) (mA)
Tolerancia a la amplitud ±10 Tolerancia a la amplitud ±10
(%) (%)
Capacidad de salida (pF) 1 3000 Capacidad de salida (pF) 1 3000

83. Índice
INTRODUCCIÓN
BLOQUE 1 TECNOLOGÍA
OBJETIVOS
TEORÍA DE LOS AMPLIFICADORES OPERACIONALES
DISEÑO DEL DRIVER. A NIVEL DE ESQUEMÁTICO
BLOQUE 2
DISEÑO DEL DRIVER. A NIVEL DE LAYOUT
RESULTADOS
CONCLUSIONES
BLOQUE 3
PRESUPUESTO

84. Presupuesto
Descripción Gastos (€)
Costes de recursos humanos 32240
Costes de herramientas de software 124,86
Costes de equipos informáticos 258,10
Costes de fabricación 4,84
Otros costes 575
PRESUPUESTO FINAL 33202,8
TOTAL (I.G.I.C 5%) 34862,94

85. Diseño de un Amplificador
Operacional totalmente integrado
CMOS que funcione como driver para
cargas capacitivas elevadas
Titulación: Sistemas Electrónicos Autor: Enara Ortega García
Tutores: Francisco Javier del Pino Suárez Fecha: Septiembre 2009
Sunil Lalchand Khemchandani